搜索结果
找到约 11,190 项符合
全差分 的查询结果
按分类筛选
教程资料 应用VHDL技术设计嵌入式全数字锁相环路的方法
介绍了应用VHDL技术设计嵌入式全数字锁相环路的方法,详细叙述了其工作原理和设计思想,并用可编程逻辑器件FPGA实现。
教程资料 基于FPGA的全数字锁相环设计
基于FPGA的全数字锁相环设计,内有设计过程和设计思想
教程资料 FPGA设计全流程十分钟学会Xilinx FPGA 设计
FPGA设计全流程十分钟学会Xilinx FPGA 设计
教程资料 基于FPGA的分频器
基于FPGA的分频器,可以根据更改参数,实现不同倍数的分频.
教程资料 FPGA设计分频器的多个源代码实例
fredivn.vhd 偶数分频\r\nfredivn1.vhd 奇数分频\r\nfrediv16.vhd 16分频\r\nPULSE.vhd 数控分频器
教程资料 FPGA显示时、分、秒源代码
可以显示时、分、秒,可以设置时间,精度要求0.001s ,允许电压: 3.3V\r\n
教程资料 介绍了FPGA设计全流程:Modelsim>>Synplify.Pro>>ISE
介绍了FPGA设计全流程:Modelsim>>Synplify.Pro>>ISE
教程资料 一种基于FPGA 实现的全并行结构FFT 设计方法
一种基于FPGA 实现的全并行结构FFT 设计方法,采用全并行加流水结构, 可在一个时钟节拍内完成32 点FFT 运算的功能, 设计最高运算速度可达11ns