搜索：全局时钟资源

教程资料  FPGA用VHDL语言编写24小时时钟

简单明了的VHDL程序实现24小时计时时钟！

https://www.eeworm.com/dl/fpga/doc/32111.html

下载: 60

查看: 1035

教程资料  赛灵思spartan6系列FPGA片内资源设计指导

赛灵思spartan6系列FPGA片内资源设计指导

https://www.eeworm.com/dl/fpga/doc/32166.html

下载: 110

查看: 1064

教程资料  Altera_CPLD的资源优化

04_Altera_CPLD的资源优化

https://www.eeworm.com/dl/fpga/doc/32191.html

下载: 177

查看: 1056

教程资料  Altera_FPGA的资源优化

03_Altera_FPGA的资源优化

https://www.eeworm.com/dl/fpga/doc/32194.html

下载: 96

查看: 1143

教程资料  WP370 -采用智能时钟门控技术降低动态开关功耗

&nbsp; 　　赛灵思推出业界首款自动化精细粒度时钟门控解决方案，该解决方案可将 Virtex&reg;-6 和 Spartan&reg;-6 FPGA 设计方案的动态功耗降低高达 30%。赛灵思智能时钟门控优化可自动应用于整个设计，既无需在设计流程中添加更多新的工具或步骤，又不会改变现有逻辑或时钟，从而避免设计修改。此外，在大多数情况下 ...

https://www.eeworm.com/dl/fpga/doc/32629.html

下载: 86

查看: 1058

教程资料  基于FPGA的时钟跟踪环路的设计

提出了一种基于FPGA的时钟跟踪环路的设计方案,该方案简化了时钟跟踪环路的结构,降低了时钟调整电路的复杂度。实际电路测试结果表明,该方案能够使接收机时钟快速准确地跟踪发射机时钟的变化,且时钟抖动小、稳准度高、工作稳定可靠。 ...

https://www.eeworm.com/dl/fpga/doc/32648.html

下载: 85

查看: 1065

教程资料  采用高速串行收发器Rocket I/O实现数据率为2.5 G

摘要: 串行传输技术具有更高的传输速率和更低的设计成本, 已成为业界首选, 被广泛应用于高速通信领域。提出了一种新的高速串行传输接口的设计方案, 改进了Aurora 协议数据帧格式定义的弊端, 并采用高速串行收发器Rocket I/O, 实现数据率为2.5 Gbps的高速串行传输。关键词: 高速串行传输; Rocket I/O; Aurora 协议为促使FPG ...

https://www.eeworm.com/dl/fpga/doc/32703.html

下载: 108

查看: 1092

通信网络  IDC和ISP接入资源管理平台技术要求和接口规范

IDC和ISP接入资源管理平台技术要求和接口规范

https://www.eeworm.com/dl/564/32785.html

下载: 168

查看: 1073

嵌入式综合  linux内核资源

linux内核资源

https://www.eeworm.com/dl/566/34722.html

下载: 52

查看: 1035

嵌入式综合  Android的开发环境及开发资源

Android的开发环境及开发资源

https://www.eeworm.com/dl/566/35170.html

下载: 123

查看: 1063

搜索结果

按分类筛选