搜索结果
找到约 8,247 项符合
全局时钟资源 的查询结果
教程资料 菜鸟板的时钟 第一次学51
菜鸟板的时钟 第一次学51\r\n师兄们帮小弟看看 还有很多要改进的地方
教程资料 在LCD1602上实时显示时钟
在LCD1602上实时显示时钟，温度，湿度，系统运行时间。利用ds18b20检测当前温度，通过和设定参数的比较，给ISD1420发出报警脉冲，通过功率放大器LM386 驱动喇叭报警。
教程资料 采用了51单片机和128x64的LCD--12864的电子时钟
采用了51单片机和128x64的LCD--12864的电子时钟,具有走时、调时、调星期，经过简单的扩展后还具有闹铃、农历、秒表功能。
模拟电子 压控振荡器（可编程时钟振荡器）
压控振荡器（可编程时钟振荡器）
模拟电子 时钟及定时指南-德州仪器
时钟及定时指南-德州仪器
模拟电子 多时钟域的异步信号的参考解决
多时钟域的异步信号的参考解决
模拟电子 基于MPC92433的高频时钟电路的设计
提出一种高频时钟电路的设计方案。利用一款先进的可编程时钟合成器MPC92433，基于FPGA的控制，实现4对LVDS信号输出。系统经过测试，输出时钟信号频率达到1 GHz，可以广泛应用到各种数字电路设计中。
模拟电子 时钟抖动和相位噪声对采样系统的影响
如果明智地选择时钟，一份简单的抖动规范几乎是不够的。而重要的是，你要知道时钟噪声的带宽和频谱形状，才能在采样过程中适当地将它们考虑进去。很多系统设计师对数据转换器时钟的相位噪声和抖动要求规定得不够高，几皮秒的时钟抖动很快就转换成信号路径上的数分贝损耗。
...
模拟电子 时钟抖动时域分析(下)
时钟抖动时域分析(下):
模拟电子 使用时钟PLL的源同步系统时序分析
使用时钟PLL的源同步系统时序分析一）回顾源同步时序计算Setup Margin = Min Clock Etch Delay – Max Data Etch Delay – Max Delay Skew – Setup TimeHold Margin = Min Data Etch Delay – Max Clock Etch Delay + Min Delay Skew + Data Rate – Hold Time下面解释以上公式中各参数的意义：Etch Delay：与常说的飞行时 ...