搜索结果
找到约 867 项符合
光子计数 的查询结果
VHDL/FPGA/Verilog 数字跑表 该跑表具有启动、复位、暂停、暂停后继续计时等功能 能显示的秒计数时间精确到小数点后第二位
数字跑表
该跑表具有启动、复位、暂停、暂停后继续计时等功能
能显示的秒计数时间精确到小数点后第二位，即能显示**.**s
按钮设置防抖
嵌入式/单片机编程 基于51系列单片机的开机计数实验
基于51系列单片机的开机计数实验，E2PROM为24c02。
其他嵌入式/单片机内容 利用8051的定时器用来计数作为频率计的基础。测频范围是1--10000HZ
利用8051的定时器用来计数作为频率计的基础。测频范围是1--10000HZ
matlab例程 一个用来计算一维光子晶体全息干涉分布的程序
一个用来计算一维光子晶体全息干涉分布的程序，很好用的！
单片机开发 用单片机的I/O口象检测按键那样对其进行查询计数
用单片机的I/O口象检测按键那样对其进行查询计数，在旋转速度较慢时，可以对其计数
单片机开发 AVR单片机 实验教学指导书 实验一 实训装置的认识与软件使用 实验二 彩灯控制 实验三 键控加减计数 实验四 外部中断的使用 实验五 数码管动态扫描显示 实验六 实时时钟显示 实
AVR单片机
实验教学指导书
实验一 实训装置的认识与软件使用
实验二 彩灯控制
实验三 键控加减计数
实验四 外部中断的使用
实验五 数码管动态扫描显示
实验六 实时时钟显示
实验七 高频脉冲频率的测量
实验八 低频脉冲频率的测量
实验九 脉宽调制的实验
实验十 显示驱动器7219的使用
实验十一 7219驱动8位8段数码管的时钟 ...
VHDL/FPGA/Verilog 电子时钟 EDA 基本要求： 24小时计数显示； 具有校时功能（时
电子时钟 EDA
基本要求：
24小时计数显示；
具有校时功能（时，分）
附加要求
1、秒表功能（复位，计时
VHDL/FPGA/Verilog 递增方式在4位数码管上向上计数显示从0000-0001->0002……..9999….0000….0001…. -- 利用CPLD设计了一个4位十进制计数器
递增方式在4位数码管上向上计数显示从0000-0001->0002……..9999….0000….0001….
-- 利用CPLD设计了一个4位十进制计数器，并用数码管显示当前计数值
系统设计方案 1. 完成时／分／秒的依次显示并正确计数
1. 完成时／分／秒的依次显示并正确计数，利用六位数码管显示；
2. 时／分／秒各段个位满10正确进位，秒／分能做到满60向前进位，有系统时间清零功能；
3. 定时器：实现整点报时，通过扬声器发出高低报时声音；
4. 时间设置，也就是手动调时功能：当认为时钟不准确时，可以分别对分／时钟进行调整；
5. 闹钟：实现分/时闹钟 ...
数学计算 fdtd计算二维光子晶体带隙
fdtd计算二维光子晶体带隙，程序较长，用起来还可以