搜索结果
找到约 1,461 项符合
兆赫采样 的查询结果
其他书籍 为了在任意采样率下都可以高效、准确地进行基音 周期提取, 提出基于归一化幅度差平方和函数的基音周期提 取算法
为了在任意采样率下都可以高效、准确地进行基音
周期提取, 提出基于归一化幅度差平方和函数的基音周期提
取算法
单片机开发 用rc做AD采样c语言源码
用rc做AD采样c语言源码，精度分1536份
中间件编程 我做的用lpc2119实现的变电站隔刀动作电流波形采样计算数据上传程序
我做的用lpc2119实现的变电站隔刀动作电流波形采样计算数据上传程序
系统设计方案 交流采样电路.电网基本电参数的计算.三相电压电流功率功率因数.
交流采样电路.电网基本电参数的计算.三相电压电流功率功率因数.
单片机开发 AVRM8 ADC采样程序 带5点滤波算法
AVRM8 ADC采样程序
带5点滤波算法
matlab例程 这个是我数字信号处理这门课的课程设计,文件包括用matlab编写的代码和设计报告.这个设计包括卷积演示程序、采样定理演示程序、模拟滤波器设计演示程序、设计切比雪夫I型低通滤波器、切比雪夫I型低通滤波器
这个是我数字信号处理这门课的课程设计,文件包括用matlab编写的代码和设计报告.这个设计包括卷积演示程序、采样定理演示程序、模拟滤波器设计演示程序、设计切比雪夫I型低通滤波器、切比雪夫I型低通滤波器、双线性变换法设计巴特沃斯低通数字滤波器、用凯塞窗设计高通滤波器. ...
VHDL/FPGA/Verilog 本文介绍了在数字下变频(DDC) 中的抽取滤波器系统设计方法和具体实现方案。采用CIC 滤波器、HB 滤波器、FIR 滤波器三级级联的方式来降低采样率。通过实际验证,证明了设计的可行性
本文介绍了在数字下变频(DDC) 中的抽取滤波器系统设计方法和具体实现方案。采用CIC 滤波器、HB
滤波器、FIR 滤波器三级级联的方式来降低采样率。通过实际验证,证明了设计的可行性
其他书籍 高速采样保持放大器AD781
高速采样保持放大器AD781，最适合刚刚的初学者
VHDL/FPGA/Verilog A/D采样控制模块设计 A/D采样控制模块负责控制外部ADC0809芯片多路模拟输入量的选通以及实现对A/D采样过程的合理控制。此部分的设计根据《EDA技术与VHDL》P211——P212的例8
A/D采样控制模块设计
A/D采样控制模块负责控制外部ADC0809芯片多路模拟输入量的选通以及实现对A/D采样过程的合理控制。此部分的设计根据《EDA技术与VHDL》P211——P212的例8-2编写，所不同的是这里将书中“ADDA<=1”的赋值语句改为“ADDA <=EN”，EN是所设置的输入按键用来控制INO与IN1间的通道选择。 ...
串口编程 UART 处理的是并行数据转换为串行信号和串行信号转换为并行数据。现有的时钟不精确,这就需要用一个远高于波特率的本地时钟信号对输入信号不断采样,以不断让接收器与发送器保持同步。
UART 处理的是并行数据转换为串行信号和串行信号转换为并行数据。现有的时钟不精确,这就需要用一个远高于波特率的本地时钟信号对输入信号不断采样,以不断让接收器与发送器保持同步。