搜索结果
找到约 23,591 项符合
倍频技术 的查询结果
按分类筛选
VHDL/FPGA/Verilog FPGA 实现基于ISA接口的3路编码器计数
FPGA 实现基于ISA接口的3路编码器计数，和3路PWM/DA输出
编码器计数包括倍频、鉴相
PWM实现12位分辨率
单片机开发 针对非固定的电动机转速测量问题进行探讨。电动机采用在轴端或轴面粘贴反光纸的方法
针对非固定的电动机转速测量问题进行探讨。电动机采用在轴端或轴面粘贴反光纸的方法，每转一周可产生一个脉冲，我们将检测每个脉冲的周期通过微处理器倍频后变成占空比为50％的标准方波信号，这样不仅大大提高了脉冲信号的稳定性，而且其检测精度可由倍频器的倍频倍数来决定。而本文主要是对脉冲信号的倍频精度与稳定度进行 ...
VHDL/FPGA/Verilog KX_DVP3F型FPGA应用板/开发板（全套）包括：  CycloneII系列FPGA EP2C8Q208C8 40万们
KX_DVP3F型FPGA应用板/开发板（全套）包括：
&#61592 CycloneII系列FPGA EP2C8Q208C8 40万们，含20M-270MHz锁相环2个。
&#61592 RS232串行接口；VGA视频口
&#61592 高速SRAM 512KB。可用于语音处理，NiosII运行等。
&#61592 配置Flash EPCS2， 10万次烧写周期 。
&#61592 isp单片机T89S8253：MCS51兼容单片机，12KB在 ...
汇编语言 本例载波频率为20KHz
本例载波频率为20KHz，或载波周期为50μs。DSP晶振10MHz，内部4倍频，时钟频率为40MHz，计数周期为25ns。假设调制波频率由外部输入（1～50Hz），并转换成合适的格式（本例为Q4格式）。调制系数M为0～0.9。死区时间1.6μs。最小删除脉宽3μs。
主程序的工作是根据输入的调制波频率计算N、2N和M值。 ...
通讯/手机编程 John Wiley 的书 Rf Technologies For Low Power Wireless Communications
John Wiley 的书 Rf Technologies For Low Power Wireless Communications，低功耗通信的射频技术，非常有意义的一本书
单片机开发 采样法生成三相SPWM波的开环调速控制程序载波频率为20KHz
采样法生成三相SPWM波的开环调速控制程序载波频率为20KHz，或载波周期为50μs。DSP晶振10MHz，内部4倍频，时钟频率为40MHz，计数周期为25ns。假设调制波频率由外部输入（1～50Hz），并转换成合适的格式
嵌入式/单片机编程 2007年全国大学生电子设计大赛
2007年全国大学生电子设计大赛，A题音频信号分析仪的全部源程序。
单片机为c8051f120，系统时钟倍频至96MHZ。
main.c是一个包含五级菜单的主函数。
FFT.C是进行fft变换，将时域信号变换成频域信号。
flash.c是读写片外flash存储器的程序,可以将分析结果保存,以备调用.
z7290.c是周立功7290键盘芯片的驱动程序.
FFT_xgjis.c ...
DSP编程 用TI的DSP2812来读写FLASH的C 程序
用TI的DSP2812来读写FLASH的C 程序，外围时钟为30Mhz ,经DSP5倍频后为150Mhz , 实现对flash 更快的读写, 代码已经调试通过。
VHDL/FPGA/Verilog 次代码利用verilog HDL来描述的
次代码利用verilog HDL来描述的，可以实现2倍频功能，只是频率有一点误差。