搜索结果
找到约 19,311 项符合
倍频器 的查询结果
按分类筛选
VHDL/FPGA/Verilog 四位计数器 计数器是数字系统中用得较多的基本逻辑器件。它不仅能记录输入时钟脉冲的个数
四位计数器
计数器是数字系统中用得较多的基本逻辑器件。它不仅能记录输入时钟脉冲的个数，还可以实现分频、定时、产生节拍脉冲和脉冲序列等。例如，计算机中的时序发生器、分频器、指令计数器等都要使用计数器。
汇编语言 编程将8253计数器0
编程将8253计数器0，计数器1的工作方式设定为方式2，用作分频器，定时器2工作在方式3，方波；定时器0的输出作为定时器1的输入，定时器1的输出作为定时器2的输入，定时器2的输出接在LED上，运行后可观察到该LED灯在不停的闪烁。 ...
汇编语言 本例载波频率为20KHz
本例载波频率为20KHz，或载波周期为50μs。DSP晶振10MHz，内部4倍频，时钟频率为40MHz，计数周期为25ns。假设调制波频率由外部输入（1～50Hz），并转换成合适的格式（本例为Q4格式）。调制系数M为0～0.9。死区时间1.6μs。最小删除脉宽3μs。
主程序的工作是根据输入的调制波频率计算N、2N和M值。 ...
VHDL/FPGA/Verilog 根据交通灯控制器的功能与要求
根据交通灯控制器的功能与要求，将其总体电路分为分频器、信号控制器两个模块。
VHDL/FPGA/Verilog 秒表的逻辑结构比较简单
秒表的逻辑结构比较简单，它主要由、显示译码器、分频器、十进制计数器、报警器和六进制计数器组成。在整个秒表中最关键是如何获得一个精确的100Hz计时脉冲，除此之外，整个秒表还需要一个启动信号和一个归零信号，以便能够随时启动及停止。
秒表有六个输出显示，分别为百分之一秒，十分之一秒、秒、十秒、分、十分，所以共 ...
单片机开发 采样法生成三相SPWM波的开环调速控制程序载波频率为20KHz
采样法生成三相SPWM波的开环调速控制程序载波频率为20KHz，或载波周期为50μs。DSP晶振10MHz，内部4倍频，时钟频率为40MHz，计数周期为25ns。假设调制波频率由外部输入（1～50Hz），并转换成合适的格式
嵌入式/单片机编程 2007年全国大学生电子设计大赛
2007年全国大学生电子设计大赛，A题音频信号分析仪的全部源程序。
单片机为c8051f120，系统时钟倍频至96MHZ。
main.c是一个包含五级菜单的主函数。
FFT.C是进行fft变换，将时域信号变换成频域信号。
flash.c是读写片外flash存储器的程序,可以将分析结果保存,以备调用.
z7290.c是周立功7290键盘芯片的驱动程序.
FFT_xgjis.c ...
DSP编程 用TI的DSP2812来读写FLASH的C 程序
用TI的DSP2812来读写FLASH的C 程序，外围时钟为30Mhz ,经DSP5倍频后为150Mhz , 实现对flash 更快的读写, 代码已经调试通过。
文件格式 Abstract循序电路第一个应用是拿来做计数器((笔记) 如何设计计数器? (SOC) (Verilog) (MegaCore))
Abstract循序电路第一个应用是拿来做计数器((笔记) 如何设计计数器? (SOC) (Verilog) (MegaCore))，有了计数器的基础后，就可以拿计数器来设计除频器，最后希望能做出能除N的万用除频器。
系统设计方案 数字频率计的设计可以分为测量计数和显示。其测量的基本原理是计算一定时间内待测信号的脉冲个数
数字频率计的设计可以分为测量计数和显示。其测量的基本原理是计算一定时间内待测信号的脉冲个数，这就要求由分频器产生标准闸门时间信号，计数器记录脉冲个数，由控制器对闸门信号进行选择，并对计数器使能断进行同步控制。控制器根据闸门信号确定最佳量程。 ...