搜索结果
找到约 19,311 项符合
倍频器 的查询结果
按分类筛选
嵌入式综合 Blackfin嵌入式对称性多处理器的初步技术数据手册
概要2 个对称的600MHz 高性能Blackfin 内核328K Bytes 片内存储器每个 Blackfin 内核包括:2 个16 位MAC，2 个40 位ALU，4 个8 位视频ALU，以及1 个40 位移位器RISC 式寄存器和指令模型，编程简单，编译环境友好先进的调试、跟踪和性能监视内核电压 0.8V-1.2V，片内调压器可调兼容 3.3V 及2.5V I/O256 引脚Mini-BGA 和297 引 ...
技术书籍 射频通信电路_陈邦媛
《射频通信电路》系统地介绍了射频通信电路各模块的基本原理、设计特点以及在设计中应考虑的问题。《射频通信电路》分为射频电路设计基础知识、调制与解调机理、收发信机结构和收发信机射频部分各模块电路设计四大部分，其中模块电路包括小信号低噪声放大器、混频器、调制解调器、振荡器、锁相及频率合成器、高频功率放大 ...
可编程逻辑 使用VHDL进行分频器设计
基于VHDL语言的多种分频程序
文章/文档 数字式计时器一般都由震荡器
数字式计时器一般都由震荡器，分频器，译码器及显示几部分组成。其中震荡器和分频器组成标准秒信号发生器，接成各种不同进制的计数器组成计时系统，译码器，显示器组成显示系统，另外一些组合电路组成校时调节系统。
VHDL/FPGA/Verilog 蜂鸣器实验 向蜂鸣器发送一定频率的方波可以使蜂鸣器发出相应的音调
蜂鸣器实验
向蜂鸣器发送一定频率的方波可以使蜂鸣器发出相应的音调，该实验通过设计一个状
态机和分频器使蜂鸣器发出“多来咪发梭拉西多”的音调。
VHDL/FPGA/Verilog [VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][
[VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--内部三态总线][8--含清零和同步时钟使能的4位加法计数器][9--数控分频器][10--4位十进制频率计][11--译码扫描显示电路][12--用状态机实现序 ...
单片机开发 C51语音播放源码 将语音按占空比放出。原语音为8位8KHz
C51语音播放源码
将语音按占空比放出。原语音为8位8KHz，则125us一个字节，现时钟主频近2MHz，周期为0.5us，这样一个字节占250个周期，而字节8位为256，可以近似为256个周期，实验应放在定时器中产生。
如果倍频，每个字节就可以产生两个波形，音质应更好 ...
嵌入式/单片机编程 s3c44b0 的开发板测试的所有源代码及程序！！！汇编代码主要完成系统初始化
s3c44b0 的开发板测试的所有源代码及程序！！！汇编代码主要完成系统初始化，包括：
禁止看门狗；
禁止所有中断；
初始化存储器（包括SDRAM）；
设定锁相环倍频；
使能所有单元模块时钟；
初始化堆栈；
设置中断等等
C语言代码主要是应用代码，包括：
设置使用指令缓存；
修改系统主时钟为32MHz；
IO端口功能、方向设定；
...
单片机开发 、本实战的目的是让大家熟悉ADC模块的功能以及AD转换的方法 2、项目实现的功能：从芯片RA0输入一个可以随时变化的模拟量（通过调节DEMO板VR1实现） 则单片机就能够及时地把该模拟量进行模
、本实战的目的是让大家熟悉ADC模块的功能以及AD转换的方法
2、项目实现的功能：从芯片RA0输入一个可以随时变化的模拟量（通过调节DEMO板VR1实现）
则单片机就能够及时地把该模拟量进行模/数转换，并用LED显示出来，我们可以看到转换结果
会随模拟量的变化而变化，从而以让我们了解片内ADC模块的工作情况。
3、本例的软 ...
VHDL/FPGA/Verilog KX_DVP3F型FPGA应用板/开发板（全套）包括：  CycloneII系列FPGA EP2C8Q208C8 40万们
KX_DVP3F型FPGA应用板/开发板（全套）包括：
&#61592 CycloneII系列FPGA EP2C8Q208C8 40万们，含20M-270MHz锁相环2个。
&#61592 RS232串行接口；VGA视频口
&#61592 高速SRAM 512KB。可用于语音处理，NiosII运行等。
&#61592 配置Flash EPCS2， 10万次烧写周期 。
&#61592 isp单片机T89S8253：MCS51兼容单片机，12KB在 ...