搜索结果

找到约 320,378 项符合 信的设计 的查询结果

电子书籍 Lwip协议栈的设计与实现 LWIP是TCP/IP协议栈的一种实现。LWIP的主要目的是减少存储器利用量和代码尺寸

Lwip协议栈的设计与实现 LWIP是TCP/IP协议栈的一种实现。LWIP的主要目的是减少存储器利用量和代码尺寸,使 LWIP适合应用于小的、资源有限的处理器如嵌入式系统。为了减少处理器和存储器要求,lwIP可以通过不需任何数据拷贝的API进行裁减。 本文叙述了lwIP的设计与实现。叙述了协议实现及子系统中所使用的算法和数据结构如存 ...
https://www.eeworm.com/dl/cadence/ebook/147073.html
下载: 120
查看: 1139

汇编语言 【微机原理与接口技术课程设计】【电子钟的设计】【时时动态显示】

【微机原理与接口技术课程设计】【电子钟的设计】【时时动态显示】
https://www.eeworm.com/dl/644/147123.html
下载: 49
查看: 1066

Delphi控件源码 delphi课程设计的内容,包括源代码,文本的设计,菜单的设计等.

delphi课程设计的内容,包括源代码,文本的设计,菜单的设计等.
https://www.eeworm.com/dl/666/147233.html
下载: 174
查看: 1074

数据结构 排序二叉树的应用数据结构课程设计.自己用来交过学期的设计报告.用好了请评价.

排序二叉树的应用数据结构课程设计.自己用来交过学期的设计报告.用好了请评价.
https://www.eeworm.com/dl/654/147452.html
下载: 159
查看: 1052

其他书籍 一步以c#语言为蓝本的设计模式的电子树 对学习设计模式的c#开发者有帮助

一步以c#语言为蓝本的设计模式的电子树 对学习设计模式的c#开发者有帮助
https://www.eeworm.com/dl/542/147548.html
下载: 114
查看: 1021

VHDL/FPGA/Verilog 异步FIFO控制器的设计 主要用于异步先进先出控制器的设计。 所用语言Verilog HDL.

异步FIFO控制器的设计 主要用于异步先进先出控制器的设计。 所用语言Verilog HDL.
https://www.eeworm.com/dl/663/147616.html
下载: 59
查看: 1080

VHDL/FPGA/Verilog D触发器的设计 主要用在时序电路中。 所用语言为Verilog HDL.

D触发器的设计 主要用在时序电路中。 所用语言为Verilog HDL.
https://www.eeworm.com/dl/663/147617.html
下载: 74
查看: 1310

VHDL/FPGA/Verilog 用一位全加器组成四位全加器. 所用语言是Verilog HDL. 主要用在加法器的设计中。

用一位全加器组成四位全加器. 所用语言是Verilog HDL. 主要用在加法器的设计中。
https://www.eeworm.com/dl/663/147618.html
下载: 135
查看: 2088

VHDL/FPGA/Verilog 指令译码电路的设计。 主要用在数字电路的设计中。 所用语言为Verilog HDL.

指令译码电路的设计。 主要用在数字电路的设计中。 所用语言为Verilog HDL.
https://www.eeworm.com/dl/663/147619.html
下载: 167
查看: 1045

手机短信编程 手机模块发短信的源码

手机模块发短信的源码,利用计算机串口(COM1),是一个非常实用,非常稳定的好东东。
https://www.eeworm.com/dl/622/147771.html
下载: 146
查看: 1070