搜索结果

找到约 26,364 项符合 信号解调器 的查询结果

通讯/手机编程 为了满足对移动通信中带外的要求 GMSK调制器的改进 用数字信号处理方法实现Gmsk调制器

为了满足对移动通信中带外的要求 GMSK调制器的改进 用数字信号处理方法实现Gmsk调制器
https://www.eeworm.com/dl/527/465362.html
下载: 87
查看: 1079

编辑器/阅读器 Signal.txt存储的是信号一信号二交替存储的数据。可直接用文本编 辑器打开查看。 Signal1.txt存储的是信号一的数据。可直接用文本编辑器打开查看。

Signal.txt存储的是信号一信号二交替存储的数据。可直接用文本编 辑器打开查看。 Signal1.txt存储的是信号一的数据。可直接用文本编辑器打开查看。 Signal2.txt存储的是信号二的数据。可直接用文本编辑器打开查看。 ...
https://www.eeworm.com/dl/626/470019.html
下载: 54
查看: 1059

VHDL/FPGA/Verilog 数字基带信号的传输是数字通信系统的重要组成部分。在数字通信中

数字基带信号的传输是数字通信系统的重要组成部分。在数字通信中,有些场合可不经过载波调制和解调过程,而对基带信号进行直接传输。采用AMI码的信号交替反转,有可能出现四连零现象,这不利于接收端的定时信号提取。而HDB3码因其无直流成份、低频成份少和连0个数最多不超过三个等特点,而对定时信号的恢复十分有利,并已成 ...
https://www.eeworm.com/dl/663/472792.html
下载: 151
查看: 1072

嵌入式/单片机编程 基于《Stellaris外设驱动库》的例程:定时器32位RTC用法示例(32.768kHz振荡信号从CCP2管脚输入

基于《Stellaris外设驱动库》的例程:定时器32位RTC用法示例(32.768kHz振荡信号从CCP2管脚输入,RTC时钟从UART2输出) 本实验程序演示了如何使用定时器配置为32为RTC模式,并使用RTC定时器产生匹配中断。每次进入中断函数中由串口发送显示一次当前时间,初始时间假设为9:58:40。 本实验需要一个32.768kHz的RTC时钟源, ...
https://www.eeworm.com/dl/647/472834.html
下载: 117
查看: 1091

嵌入式/单片机编程 自己做的VHDL交通灯控制器;分频器、信号控制器、时钟模块;EDA; 通过了仿真、运行。时间可以设置为随意的两位数.

自己做的VHDL交通灯控制器;分频器、信号控制器、时钟模块;EDA; 通过了仿真、运行。时间可以设置为随意的两位数.
https://www.eeworm.com/dl/647/476311.html
下载: 39
查看: 1079

系统设计方案 FSK信号调制解调(含仿真和完整电路图)的设计方案

FSK信号调制解调(含仿真和完整电路图)的设计方案
https://www.eeworm.com/dl/678/476754.html
下载: 139
查看: 1053

其他 3-8译码器设计 4选1数据选择器设计 4位比较器设计 七人表决器设计 计数器设计 交通灯信号控制器设计

3-8译码器设计 4选1数据选择器设计 4位比较器设计 七人表决器设计 计数器设计 交通灯信号控制器设计
https://www.eeworm.com/dl/534/477520.html
下载: 76
查看: 1947

其他书籍 S5933接口简介 1.结构简介 2、主要引脚信号 3.、后端逻辑电路设计 4.PCI配置 5.PCI总线操作寄存器组 6.ADD-ON总线操作寄存器组 7.总线3总工作方式 8.重要

S5933接口简介 1.结构简介 2、主要引脚信号 3.、后端逻辑电路设计 4.PCI配置 5.PCI总线操作寄存器组 6.ADD-ON总线操作寄存器组 7.总线3总工作方式 8.重要信号时间参数 9.FPGA状态机设计举例
https://www.eeworm.com/dl/542/479433.html
下载: 146
查看: 1069

VHDL/FPGA/Verilog 编码器信号处理 经过倍频器进行四倍频 后 同时完成鉴相 计数

编码器信号处理 经过倍频器进行四倍频 后 同时完成鉴相 计数
https://www.eeworm.com/dl/663/483008.html
下载: 92
查看: 1065

书籍源码 用matlab7.0软件对通信信号进行调制数字通信系统通信系统调制解调(PL_FSK)VHDL建模,包括发送和接受模块PL_FSK

用matlab7.0软件对通信信号进行调制数字通信系统通信系统调制解调(PL_FSK)VHDL建模,包括发送和接受模块PL_FSK
https://www.eeworm.com/dl/532/483016.html
下载: 49
查看: 1035