搜索结果
找到约 11,577 项符合
信号电平 的查询结果
按分类筛选
- 全部分类
- 单片机编程 (50)
- 技术资料 (45)
- 单片机开发 (26)
- VHDL/FPGA/Verilog (12)
- 学术论文 (11)
- 电源技术 (10)
- 模拟电子 (9)
- 其他 (8)
- PCB相关 (6)
- VIP专区 (6)
- 可编程逻辑 (5)
- 嵌入式/单片机编程 (4)
- 其他嵌入式/单片机内容 (4)
- 无线通信 (3)
- 工控技术 (3)
- 汇编语言 (3)
- 传感与控制 (2)
- 开发工具 (2)
- 接口技术 (2)
- 设计相关 (2)
- 串口编程 (2)
- 软件设计/软件工程 (2)
- 应用设计 (2)
- 源码 (2)
- PCB图/BOM单/原理图 (1)
- 技术书籍 (1)
- 资料/手册 (1)
- 行业应用文档 (1)
- 测试测量 (1)
- 通讯编程文档 (1)
- 编译器/解释器 (1)
- 技术管理 (1)
- DSP编程 (1)
- 系统设计方案 (1)
- Modem编程 (1)
- 微处理器开发 (1)
- 中间件编程 (1)
- 通讯/手机编程 (1)
- 单片机相关 (1)
- 嵌入式综合 (1)
- 软件 (1)
- 教程 (1)
- 论文 (1)
- 其他 (1)
可编程逻辑 Mentor Expedtion PCB信号完整性分析入门
本练习将通过 PCB 布局，布线，信号完整性仿真分析，修改原理图添加器件等一系列的操作，使您熟悉Mentor ISD2004 系列板级仿真设计工具。
可编程逻辑 差分信号PCB布局布线误区
 误区一：认为差分信号不需要地平面作为回流路径，或者认为差分走线彼此为对方提供回流途径。造成这种误区的原因是被表面现象迷惑，或者对高速信号传输的机理认识还不够深入。虽然差分电路对于类似地弹以及其它可能存在于电源和地平面上的噪音信号是不敏感的。地平面的部分回流抵消并不代表差分电路就不以参考平面作 ...
可编程逻辑 PCB板设计中的接地方法与技巧
“地”通常被定义为一个等位点，用来作为两个或更多系统的参考电平。信号地的较好定义是一个低阻抗的路径，信号电流经此路径返回其源。我们主要关心的是电流，而不是电压。在电路中具有有限阻抗的两点之间存在电压差，电流就产生了。在接地结构中的电流路径决定了电路之间的电磁耦合。因为闭环回路的存在，电流在闭环中流动 ...
可编程逻辑 混合信号PCB设计中单点接地技术的研究
混合信号系统中地平面的处理一直是一个困扰着很多硬件设计人员的难题"详细讲述了单点接地的原理"以及在工程应用中的实现方法$
可编程逻辑 基于FPGA的超声波信号处理设计与实现
为了满足超声波探伤检测的实时性需求，通过研究超声波探伤的工作原理，提出了基于FPGA芯片的实时信号处理系统实现方案及硬件结构设计，并根据FPGA逻辑结构模型实现了软件系统的模块化设计。根据实验测试及统计数据得出，基于FPGA芯片的信号处理系统提高了探伤检测的准确性与稳定性，满足了探伤过程中B超显示的实时性要求。 ...
可编程逻辑 信号完整性知识基础(pdf)
现代的电子设计和芯片制造技术正在飞速发展，电子产品的复杂度、时钟和总线频率等等都呈快速上升趋势，但系统的电压却不断在减小，所有的这一切加上产品投放市场的时间要求给设计师带来了前所未有的巨大压力。要想保证产品的一次性成功就必须能预见设计中可能出现的各种问题，并及时给出合理的解决方案，对于高速的数字电路 ...
可编程逻辑 数字地模拟地的布线规则
数字地模拟地的布线规则,如何降低数字信号和模拟信号间的相互干扰呢？在设计之前必须了解电磁兼容(EMC)的两个基本原则：第一个原则是尽可能减小电流环路的面积；第二个原则是系统只采用一个参考面。相反，如果系统存在两个参考面，就可能形成一个偶极天线(注：小型偶极天线的辐射大小与线的长度、流过的电流大小以及频率成 ...
可编程逻辑 磁芯电感器的谐波失真分析
磁芯电感器的谐波失真分析 摘  要：简述了改进铁氧体软磁材料比损耗系数和磁滞常数ηB，从而降低总谐波失真THD的历史过程，分析了诸多因数对谐波测量的影响，提出了磁心性能的调控方向。 关键词：比损耗系数， 磁滞常数ηB ，直流偏置特性DC-Bias，总谐波失真THD  Analysis on THD of the fer rite co res u ...
可编程逻辑 Hyperlynx仿真应用:阻抗匹配
Hyperlynx仿真应用:阻抗匹配.下面以一个电路设计为例，简单介绍一下PCB仿真软件在设计中的使用。下面是一个DSP硬件电路部分元件位置关系(原理图和PCB使用PROTEL99SE设计)，其中DRAM作为DSP的扩展Memory(64位宽度，低8bit还经过3245接到FLASH和其它芯片)，DRAM时钟频率133M。因为频率较高，设计过程中我们需要考虑DRAM的数据 ...
可编程逻辑 高速电路信号完整性分析之应用篇
高速电路信号完整性分析之应用篇