搜索结果

找到约 17,504 项符合 信号机 的查询结果

单片机开发 能在微程序的控制下自动产生各种单元模块的控制信号

能在微程序的控制下自动产生各种单元模块的控制信号,实现加减法指令的功能。在本模型机综合设计之一——加减法指令的实现。实验中,计算机的数据通道、CPU从内存中取出机器指令,解释、执行指令都将由微指令组成的时序来完成,即一条机器指令对应一个微程序。 ...
https://www.eeworm.com/dl/648/327461.html
下载: 89
查看: 1026

VHDL/FPGA/Verilog 1.6个数码管动态扫描显示驱动 2.按键模式选择(时分秒)与调整控制 3.用硬件描述语言(或混合原理图)设计时、分、秒计数器模块、按键控制状态机模块、动态扫描显示驱动模块、顶层模块。要求有闹钟定闹

1.6个数码管动态扫描显示驱动 2.按键模式选择(时\分\秒)与调整控制 3.用硬件描述语言(或混合原理图)设计时、分、秒计数器模块、按键控制状态机模块、动态扫描显示驱动模块、顶层模块。要求有闹钟定闹功能,时、分定闹即可,无需时、分、秒定闹。要求使用实验箱左下角的6个动态数码管(DS6 A~DS1A)显示时、分、秒;要求模 ...
https://www.eeworm.com/dl/663/327830.html
下载: 193
查看: 1315

VHDL/FPGA/Verilog 1.6个数码管静态显示驱动 2.按键模式选择(时分秒)与调整控制 3.用硬件描述语言(或混合原理图)设计时、分、秒计数器模块、按键控制状态机模块、显示译码模块、顶层模块。要求使用实验箱右下角的6个

1.6个数码管静态显示驱动 2.按键模式选择(时\分\秒)与调整控制 3.用硬件描述语言(或混合原理图)设计时、分、秒计数器模块、按键控制状态机模块、显示译码模块、顶层模块。要求使用实验箱右下角的6个静态数码管(DS8C, DS7C, DS4B, DS3B, DS2B, DS1B)显示时、分、秒;要求模式按键和调整按键信号都取自经过防抖处理后的按 ...
https://www.eeworm.com/dl/663/327835.html
下载: 198
查看: 1321

单片机开发 磁传感器信号

磁传感器信号,adc,状态机算法,无线传输,用于检测车辆通过数
https://www.eeworm.com/dl/648/350037.html
下载: 28
查看: 1043

单片机开发 430例程调试程序 |——5-1 框架程序 |——6-1 异步串行通信程序(点对点通信) |——6-2 异步串行通信程序(地址位模式多机通信) |——6-3 异步串行通信程序(

430例程调试程序 |——5-1 框架程序 |——6-1 异步串行通信程序(点对点通信) |——6-2 异步串行通信程序(地址位模式多机通信) |——6-3 异步串行通信程序(空闲模式多机通信) |——7-1 定时中断程序 |——7-2 PWM输出程序 |——7-3 捕获脉冲信号周期程序 |——7-4 软件模拟异步串行通信程序 |——7-5 ...
https://www.eeworm.com/dl/648/353589.html
下载: 109
查看: 1106

VHDL/FPGA/Verilog 这个并串转换代码是依靠同步状态机来实现其控制的。其实并串转换在实际的电路中使用还是比较多的

这个并串转换代码是依靠同步状态机来实现其控制的。其实并串转换在实际的电路中使用还是比较多的,尤其在通信线路方面的复用和分解方面,原理上就是一个串并转换和并串转换的过程。举个简单的例子,计算机串口发送数据的过程,如果满足发送条件了,其实就是一个并串转换的过程了。好了,废话不说,看代码就是。 写完一看, ...
https://www.eeworm.com/dl/663/383880.html
下载: 181
查看: 1070

单片机开发 包中包含3个CC2430的A/D转换测试程序。程序基于IAR软件编写的。分别通过A/D通道采集片内温度、电压并转化为数字信号

包中包含3个CC2430的A/D转换测试程序。程序基于IAR软件编写的。分别通过A/D通道采集片内温度、电压并转化为数字信号,然后通过串口发送到PC,在PC机可以看到采样结果。估计对开发无线传感器网络的相关人士比较重要。
https://www.eeworm.com/dl/648/385053.html
下载: 137
查看: 1077

文章/文档 在8位机

在8位机,EM78P156单片机上实现软件DTMF信号输出,没有任何外部电路,完全是软件完成
https://www.eeworm.com/dl/652/389138.html
下载: 196
查看: 1065

串口编程 清除串口冗余。当下位机偶然有乱码出现时

清除串口冗余。当下位机偶然有乱码出现时,在新的通讯开始先清除缓冲区冗余信号,然后开始通讯,可以保证通讯更稳健
https://www.eeworm.com/dl/624/391773.html
下载: 44
查看: 1033

VHDL/FPGA/Verilog 米立型状态机的输出变化要提前一个周期

米立型状态机的输出变化要提前一个周期,即一旦输入信号或状态发生变化,输出信号立刻发生变化。
https://www.eeworm.com/dl/663/393727.html
下载: 106
查看: 1023