搜索结果

找到约 21,795 项符合 信号发生电路 的查询结果

其他书籍 PSpice一本很好的教程。Pspice仿真器是一个全功能的模拟和混合信号仿真器,它支持从高频系统到低功耗IC设计的任何电路。

PSpice一本很好的教程。Pspice仿真器是一个全功能的模拟和混合信号仿真器,它支持从高频系统到低功耗IC设计的任何电路。
https://www.eeworm.com/dl/542/142337.html
下载: 196
查看: 1052

单片机开发 这是一个八路循环的模拟电压转换电路,将模拟信号在数码管上显示出来

这是一个八路循环的模拟电压转换电路,将模拟信号在数码管上显示出来
https://www.eeworm.com/dl/648/163891.html
下载: 34
查看: 1053

VHDL/FPGA/Verilog 微波炉定时器集成电路的设计 1、 控制状态机:工作状态状态转换。 2、 数据装入电路:根据控制信号选择定时时间、测试数据或完成信号的装入。 3、 定时器电路:负责完成烹调过程中的时间递减计

微波炉定时器集成电路的设计 1、 控制状态机:工作状态状态转换。 2、 数据装入电路:根据控制信号选择定时时间、测试数据或完成信号的装入。 3、 定时器电路:负责完成烹调过程中的时间递减计数和数据译码供给七段数码显示,同时还可以提供烹调完成时间的状态信号供控制状态机产生完成信号。 ...
https://www.eeworm.com/dl/663/167158.html
下载: 154
查看: 1206

单片机开发 液晶显示器与单片机接口电路程序

液晶显示器与单片机接口电路程序,实现液晶显示对于信号源发生信号的控制和显示
https://www.eeworm.com/dl/648/176015.html
下载: 195
查看: 1090

VHDL/FPGA/Verilog 同步串行数据发送电路SSDT的基本功能是将并行数据转换成串行数据并进行同步发送。系统写入和读出时序完全兼容Intel8086时序。 系统以同步信号开始连续发送四个字节

同步串行数据发送电路SSDT的基本功能是将并行数据转换成串行数据并进行同步发送。系统写入和读出时序完全兼容Intel8086时序。 系统以同步信号开始连续发送四个字节,在发送中出现5个1时插入一个0,在四个数据发送结束而下一次同步没有开始之前,发送7FH,这时中间不需要插入零 ...
https://www.eeworm.com/dl/663/179063.html
下载: 187
查看: 1116

VHDL/FPGA/Verilog 同步串行数据发送电路SSDT的基本功能是将并行数据转换成串行数据并进行同步发送。系统写入和读出时序完全兼容Intel8086时序。 系统以同步信号开始连续发送四个字节

同步串行数据发送电路SSDT的基本功能是将并行数据转换成串行数据并进行同步发送。系统写入和读出时序完全兼容Intel8086时序。 系统以同步信号开始连续发送四个字节,在发送中出现5个1时插入一个0,在四个数据发送结束而下一次同步没有开始之前,发送7FH,这时中间不需要插入零 ...
https://www.eeworm.com/dl/663/179065.html
下载: 27
查看: 1070

通讯编程文档 在工业温度测控场合K型热电偶因其线性度 好,价格便宜,测量范围宽而得到广泛的使用.但它往往需要冷端补偿,且电路较复杂,调试麻烦,而&shy K型热电偶串行模数转换器MAX6675 不但可将模拟信号转

在工业温度测控场合K型热电偶因其线性度 好,价格便宜,测量范围宽而得到广泛的使用.但它往往需要冷端补偿,且电路较复杂,调试麻烦,而&shy K型热电偶串行模数转换器MAX6675 不但可将模拟信号转换成温度值对应的数 字量,而且自带冷端补偿, 其温度分辨能力达0.25。可以满足绝大多数工业应用场合。 ...
https://www.eeworm.com/dl/646/184801.html
下载: 176
查看: 1155

VHDL/FPGA/Verilog 信号采集与频谱分析电路

信号采集与频谱分析电路,采用quartus平台
https://www.eeworm.com/dl/663/195919.html
下载: 106
查看: 1047

其他 模拟电路的仿真,能对正弦波,方波等信号进行积分等仿真

模拟电路的仿真,能对正弦波,方波等信号进行积分等仿真
https://www.eeworm.com/dl/534/200370.html
下载: 96
查看: 1066

VHDL/FPGA/Verilog 用verilog设计密勒解码器 一、题目: 设计一个密勒解码器电路 二、输入信号: 1. DIN:输入数据 2. CLK:频率为2MHz的方波

用verilog设计密勒解码器 一、题目: 设计一个密勒解码器电路 二、输入信号: 1. DIN:输入数据 2. CLK:频率为2MHz的方波,占空比为50% 3. RESET:复位信号,低有效 三、输入信号说明: 输入数据为串行改进密勒码,每个码元持续时间为8μs,即16个CLK时钟;数据流是由A、B、C三种信号组成; A:前8个时钟保持“1”, ...
https://www.eeworm.com/dl/663/200856.html
下载: 28
查看: 1195