搜索结果
找到约 16,635 项符合
保持器 的查询结果
按分类筛选
- 全部分类
- 技术资料 (30)
- 单片机编程 (27)
- 学术论文 (22)
- 电源技术 (10)
- 单片机开发 (10)
- 测试测量 (5)
- 模拟电子 (4)
- 嵌入式综合 (4)
- 汇编语言 (4)
- 其他 (4)
- VIP专区 (3)
- 传感与控制 (2)
- 可编程逻辑 (2)
- Java编程 (2)
- 通讯/手机编程 (2)
- VHDL/FPGA/Verilog (2)
- 串口编程 (2)
- 技术书籍 (1)
- 单片机相关 (1)
- PCB相关 (1)
- 教程资料 (1)
- 无线通信 (1)
- 微处理器开发 (1)
- VC书籍 (1)
- 数学计算 (1)
- 嵌入式/单片机编程 (1)
- 电子书籍 (1)
- Modem编程 (1)
- 中间件编程 (1)
- 系统设计方案 (1)
- 其他书籍 (1)
- 应用设计 (1)
- 教程 (1)
- 精品软件 (1)
教程资料 一种OFDM调制解调器的FPGA实现基于现代OFDM的书籍比较少
一种OFDM调制解调器的FPGA实现基于现代OFDM的书籍比较少
教程资料 使8051能访问整个128KB的RAM空间和128KB的FlashRom空间,在CPLD内建两个寄存器\r\n
8051工作于11.0592MHZ,RAM扩展为128KB的628128,FlashRom扩展为128KB的AT29C010A\r\n 128KB的RAM分成4个区(Bank) 地址分配为0x0000-0x7FFF\r\n 128KB的FlashRom分成8个区(Bank) 地址分配为0x8000-0xBFFF\r\n 为了使8051能访问整个128KB的RAM空间和128KB的FlashRom空间,在CPLD内建两个寄存器\r\n RamBankReg和FlashRomBankReg ...
教程资料 分频器 FPGＡ程序设计 二分频
分频器 FPGＡ程序设计 二分频 对硬件设计有很大用处\r\n
教程资料 FPGA 数字电路 时序 时延路径 建立时间 保持时间
关键词：FPGA 数字电路 时序 时延路径 建立时间 保持时间
教程资料 采用FPGA模拟高动态GPS信号源中的C／A码产生器
本文：采用了FPGA方法来模拟高动态(Global Position System GPS)信号源中的C／A码产生器。C／A码在GPS中实现分址、卫星信号粗捕和精码(P码)引导捕获起着重要的作用，通过硬件描述语言VERILOG在ISE中实现电路生成，采用MODELSIM、SYNPLIFY工具分别进行仿真和综合。 ...
教程资料 基于fpga的JPEG编解码器设计
基于fpga的JPEG编解码器设计，采用流水线优化解决时间并行性问题，提高DCT/IDCT模块的运行速度。
教程资料 用CPLD控制曼彻斯特编解码器
用CPLD控制曼彻斯特编解码器，很详细的文字说明。
教程资料 一种用CPLD设计GPS数字通道相关器中C／A码产生嚣的方法
摘要本文介绍了一种用CPLD设计GPS数字通道相关器中C／A码产生嚣的方法，详细分析了设计原理并给出了相应的仿真结果．这种设计方法已在我们研制的GPS，GLONASS兼容机中得到实际应用。
教程资料 dsp下载器cpld程序
dsp下载器cpld程序\r\n感兴趣的朋友可以下来
教程资料 JPEG2000分数位平面编码器的fpga电路实现
JPEG2000分数位平面编码器的fpga电路实现