搜索结果
找到约 28,761 项符合
便捷功能 的查询结果
按分类筛选
可编程逻辑 基于FPGA的多功能频率计的设计
基于Altera公司FPGA芯片EP2C8Q208，嵌入MC8051 IP Core，用C语言对MC8051 IP Core进行编程，以其作为控制核心，实现系统控制。在FPGA芯片中，利用Verilog HDL语言进行编程，设计了以MC8051 IP Core为核心的控制模块、计数模块、锁存模块和LCD显示模块等几部分，实现了频率的自动测量，测量范围为0.1Hz~50MHz，测量误差0.01% ...
可编程逻辑 Verilog HDL实现I2C功能
用Verilog HDL实现I2C总线功能
可编程逻辑 PADS BlazeRouter功能简介之交互式高速PCB设计
PADS高级教程，PADS BlazeRouter功能简介之交互式高速PCB设计。
BlazeRouter设计环境
可编程逻辑 altium designer summer 09高级功能教程
altium designer高级功能介绍
可编程逻辑 用FPGA设计多功能数字钟
用FPGA设计多功能数字钟
可编程逻辑 XAPP483 - 利用 Platform Flash PROM 实现多重启动功能
 
一些应用利用 Xilinx FPGA 在每次启动时可改变配置的能力，根据所需来改变 FPGA 的功能。Xilinx Platform Flash XCFxxP PROM 的设计修订 (Design Revisioning) 功能，允许用户在单个PROM 中将多种配置存储为不同的修订版本，从而简化了 FPGA 配置更改。在 FPGA 内部加入少量的逻辑，用户就能在 PROM 中存储的多 ...
可编程逻辑 Cadence PSD 15.0版本功能介绍
随着PCB设计复杂程度的不断提高，设计工程师对 EDA工具在交互性和处理复杂层次化设计功能的要求也越来越高。Cadence Design Systems, Inc. 作为世界第一的EDA工具供应商，在这些方面一直为用户提供业界领先的解决方案。在 Concept-HDL15.0中，这些功能又得到了大度地提升。首先，Concept-HDL15.0，提供了交互式全局属性修改 ...
可编程逻辑 Allegro SPB V15.2 版新增功能
15.2 已經加入了有關貫孔及銲點的Z軸延遲計算功能. 先開啟 Setup - Constraints - Electrical constraint sets 下的 DRC 選項. 點選 Electrical Constraints dialog box 下 Options 頁面 勾選 Z-Axis delay栏.
可编程逻辑 基于Verilog HDL设计的多功能数字钟
本文利用Verilog HDL 语言自顶向下的设计方法设计多功能数字钟，突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点，并通过Altera QuartusⅡ 4.1 和ModelSim SE 6.0 完成综合、仿真。此程序通过下载到FPGA 芯片后，可应用于实际的数字钟显示中。
关键词：Verilog HDL；硬件描述语言；FPGA
Abstract: In this ...
可编程逻辑 各种功能的计数器实例（VHDL源代码）
各种功能的计数器实例（VHDL源代码）: