搜索结果
找到约 48,494 项符合
低维护设计 的查询结果
按分类筛选
系统设计方案 智原科技正式推出可携式MP3音乐播放器SoC设计平台 - FIE7系列音频平台方案
智原科技正式推出可携式MP3音乐播放器SoC设计平台 - FIE7系列音频平台方案，首先推出的是针对低功耗有强烈需求的可携式，基于闪存的MP3播放器 - FIE7005语音设计平台，该平台的特色在于使用双核技术并利用智原科技所开发并验证优化过的大量硅知识产权(IP)构建而成 ...
企业管理 《仓库管理系统》是采用VISAUL FOXPRO开发的一个数据库管理系统。本设计说明书主要讲述了VISAUL FOXPRO的基本功能及设计方法。紧接着以本系统为例
《仓库管理系统》是采用VISAUL FOXPRO开发的一个数据库管理系统。本设计说明书主要讲述了VISAUL FOXPRO的基本功能及设计方法。紧接着以本系统为例，逐一介绍开发本系统系统的步骤：系统分析、系统设计、系统实现、系统维护。在系统分析中先后用数据流图、系统的功能结构图分析了系统所需的各种数据。在系统的设计中，详细的 ...
其他书籍 本书主要介绍Altera公司的软核CPU——nios和采用该CPU进行嵌入式系统设计的流程与方法。并以此为着眼点
本书主要介绍Altera公司的软核CPU——nios和采用该CPU进行嵌入式系统设计的流程与方法。并以此为着眼点，介绍Altera的片上可编程系统SOPC的设计原理与实践技术，引领读者在低投入的情况下，较快地进入片上系统soc的殿堂。
其他书籍 系统前台利用可视化开发工具设计用户界面
系统前台利用可视化开发工具设计用户界面，使用ADO.NET（可选ODBC等）数据引擎来访问由Oracle设计的后台数据库。系统涵盖了用户注册、修改用户注册信息，添加数据、修改数据、删除数据等多项对数据库中数据的常规操作，系统还涉及对视图、索引、触发器等数据库对象的创建、管理以及维护等操作，以及利用PL/SQL语言进行程序 ...
通讯/手机编程 IA4420 工作在315/433/868/915MHz 频段（IA4421 工作在433/868/915MHz 频段）； 2． 低电压工作
IA4420 工作在315/433/868/915MHz 频段（IA4421 工作在433/868/915MHz 频段）；
2． 低电压工作，工作电压2.2V~5.4V；
3． 低功耗模式，待机电流0.3uA；
4． 调制模式FSK，并具备高度集成的PLL；
5． 低发射功率、高接收灵敏度设计，发射功率5~10 dbm 可调，接收灵敏度-109 dbm；
6． 内置时钟输出，可省掉MCU 的晶振；
7． ...
系统设计方案 基于ARM核的GPS接收机的设计 介绍了GPS 接收机的原理以及一款GPS 接收机的实际设计。该GPS 接收机采用Zarlink 公司生产的GP2015 芯片作为 接收机的射频前端, 内嵌ARM7
基于ARM核的GPS接收机的设计
介绍了GPS 接收机的原理以及一款GPS 接收机的实际设计。该GPS 接收机采用Zarlink 公司生产的GP2015 芯片作为
接收机的射频前端, 内嵌ARM7 核的GP4020 芯片作为接收机的数字基带处理器, 并阐述了外围扩展电路及软件设计。该GPS 接收
机消除了以往处理器数据处理的瓶颈效应, 体积小, 功耗低 ...
软件工程 设计一个程序
设计一个程序，统计一个班(最多有35人)的学生成绩，要求能实现如下五个功能:
①由键盘输入每个学生的学号和四门课程的成绩。
②计算每个学生的平均分和总分。
③按总分从高到低排出名次，并按名次输出每个学生的情况，包括:学号、各科成绩、
平均分和总分。
④根据用户要求输出某门课程(由键盘输入课程号)成绩在90分以上(含 ...
单片机开发 介绍一种基于MSP430单片机的嵌入式实时操作系统(RTOS)设计。以μC/OS-Ⅱ在MSP430F148芯片上的移植和应用为例,着重讨论几个在单片机上实现RTOS经常遇到的问题,如中断堆栈的结构设计
介绍一种基于MSP430单片机的嵌入式实时操作系统(RTOS)设计。以μC/OS-Ⅱ在MSP430F148芯片上的移植和应用为例,着重讨论几个在单片机上实现RTOS经常遇到的问题,如中断堆栈的结构设计、如何保证单片机的低功耗特性、如何减少RTOS在运行中占用的RAM空间等问题。 ...
系统设计方案 提高卫星通信信道传输效率的新途径本 文 结 合 V SAT卫星通信系统设计中涉及卫星通信传输技术极为重要的 信道编码与调制解调方式
提高卫星通信信道传输效率的新途径本 文 结 合 V SAT卫星通信系统设计中涉及卫星通信传输技术极为重要的
信道编码与调制解调方式，探讨了各种新型的卫星信道编码与调制解调技术，
它们的原理及在卫星通信中的应用。在数字调制中，信号传输质量主要取决于
比特差错率BER (Bit Error Rate)，因此要尽可能采用相同的每比特信号 ...
VHDL/FPGA/Verilog 基于Verilog-HDL的硬件电路的实现 9.6 脉冲高电平和低电平持续时间的测量与显示 9.6.1 脉冲高电平和低电平持续时间测量的工作原理 9.6.2 高低电平持续时间测量模
基于Verilog-HDL的硬件电路的实现
9.6 脉冲高电平和低电平持续时间的测量与显示
9.6.1 脉冲高电平和低电平持续时间测量的工作原理
9.6.2 高低电平持续时间测量模块的设计与实现
9.6.3 改进型高低电平持续时间测量模块的设计与实现
9.6.4 begin声明语句的使用方法
9.6.5 initial语句和always语句 ...