搜索结果
找到约 8,226 项符合
低延迟优化 的查询结果
DSP编程 基于TMS320DM3730的H.264编码器移植与优化方法
提出了一种在TI公司高性能数字信号处理器TMS320DM3730上进行H.264编码器(即x264编码器)移植与优化的方法,详细描述了在CCS4.2开发平台上进行x264编码器移植工作的基本原理和需要注意的问题。为了提高编码速度,针对DM3730处理器的结构特点,对x264编码器进行了优化,主要方法包括编译器优化、内存优化、C语言代码优化及汇 ...
DSP编程 改进的Max-Log-Map译码算法的DSP实现
针对传统的Max-Log-Map译码算法时效性差、存储空间开销大的特点,本文对传统的Max-Log-Map译码算法进行了改进。改进的算法对前、后向度量使用了蝶形结构图,便于DSP实现;将原始帧均分为多个子块,设计子块间的并行运算以减小系统延迟;子块内采取进一步地优化措施,以减小数据存储量并提高译码速率。在DSP C6416平台上的仿 ...
DSP编程 基于DSP56F803的数字低中频软件电台的设计
采用面向控制的Motorola DSP控制器DSP56F803,构建了一种廉价而实用的数字低中频软件电台,实现了该电台在AM、FM、SSB和FSK 4种调制方式下的互通.详细阐述了DSP56F803在构建软件电台中的设计思路和应用技巧,并给出了具体的软硬件方案.
DSP编程 数字信号处理选择指南pdf
德州仪器 (TI) 处理器几乎能满足您所能想到的各种应用需求。我们阵营强大的处理器系列拥有各种价位、性能及功耗的产品可供选择,能满足几乎任何数字电子设计的要求。利用 TI 广博的系统专业知识、针对外设设计的全方位支持以及随时可方便获得的全套软件与配套模拟组件,您能够实现无穷无尽的设计方案。德州仪器 2008 年第二 ...
教程资料 一种在FPGA上实现的FIR滤波器的资源优化算法
在数字滤波器中,FIR滤波器是一种结构简单且总是稳定的滤波器,同时也只有FIR滤波器拥有线性相位的特性。传统的直接型滤波器运算速度过慢,而改进型的DA结构的滤波器需要过高的芯片面积消耗大量的逻辑资源很难达到运算速度以及逻辑资源节约的整体优化。本文提出了一种基于RAG算法的FIR滤波器,与传统的基于DA算法的滤波器结 ...
教程资料 Xilinx UltraScale:为您未来架构而打造的新一代架构
Xilinx UltraScale™ 架构针对要求最严苛的应用,提供了前所未有的ASIC级的系统级集成和容量。
UltraScale架构是业界首次在All Programmable架构中应用最先进的ASIC架构优化。该架构能从20nm平面FET结构扩展至16nm鳍式FET晶体管技术甚至更高的技术,同 时还能从单芯片扩展到3D IC。借助Xilinx Vivado&reg ...
教程资料 采用低成本FPGA实现高效的低功耗PCIe接口
白皮书:采用低成本FPGA实现高效的低功耗PCIe接口
了解一个基于DDR3存储器控制器的真实PCI Express® (PCIe®) Gen1x4参考设计演示高效的Cyclone V FPGA怎样降低系统总成本,同时实现性能和功耗目标。点击马上下载!
...
教程资料 Altera_CPLD的资源优化
04_Altera_CPLD的资源优化
教程资料 Altera_FPGA的资源优化
03_Altera_FPGA的资源优化