搜索结果

找到约 16,167 项符合 低噪声电路 的查询结果

接口技术 基于SPI总线的RS-422接口电路设计

以SPI总线技术为基础,用微控制器S3C2450X和电平转换芯片MAX3088设计了一个RS-422接口电路,将SPI单端非平衡传输信号转换为RS-422差分信号。在保证SPI同步传输的高效性和高速性的同时,还增强了信号的抗干扰能力。 主要使用9 个信号主机输入G从机输出C 主机输出从机输入 串行时钟C 或外设片选或从机选择信号由从机在主机的 ...
https://www.eeworm.com/dl/511/42423.html
下载: 103
查看: 1120

仿真技术 superpro 280驱动及编程器软件

已通过CE认证。(为什么要选择经过CE认证的编程器?) 程速度无与伦比,逼近芯片理论极限。 基本配置48脚流行驱动电路。所选购的适配器都是通用的(插在DIP48锁紧座上),即支持同封装所有类型器件,48脚及以下DIP器件无需适配器直接支持。通用适配器保证快速新器件支持。I/O电平由DAC控制,直接支持低达1.5V的低压器件 ...
https://www.eeworm.com/dl/524/42514.html
下载: 183
查看: 1210

EDA相关 multisim10.0仿真软件破解版下载

multisim10.0仿真软件破解版下载:【软件介绍】 Multisim本是加拿大图像交互技术公司(Interactive Image Technoligics简称IIT公司)推出的以Windows为基础的仿真工具,被美国NI公司收购后,更名为NI Multisim ,而V10.0是其(即NI,National Instruments)最新推出的Multisim最新版本。 目前美国NI公司的EWB的包含有电 ...
https://www.eeworm.com/dl/543/42552.html
下载: 191
查看: 1210

VHDL/FPGA/Verilog 在数字电路中

在数字电路中,常需要对较高频率的时钟进行分频操作,得到较低频率的时钟信号。我们知道,在硬件电路设计中时钟信号时非常重要的。
https://www.eeworm.com/dl/663/143692.html
下载: 196
查看: 1020

单片机开发 摘要:结合电话远程控制器的低功耗设计

摘要:结合电话远程控制器的低功耗设计,探讨PIC单片机低功耗的设计方法,并给出设计电路原理图。 关键词:PIC单片机 低功耗设计 电话远程控制器 待机
https://www.eeworm.com/dl/648/148444.html
下载: 194
查看: 1047

单片机开发 AT89C2051和R2R电阻网络构成的模数转换电路ADC

AT89C2051和R2R电阻网络构成的模数转换电路ADC,设计成本低
https://www.eeworm.com/dl/648/157032.html
下载: 178
查看: 1161

文章/文档 直接序列扩频通信可以有效地抵抗来自信道中的窄带干扰。在一个直扩通信系统中,扩频是通过伪噪声序列(PN)对发送的信息数据进行调制来实现的。在接收端,原伪噪声序列和所收信号的相关运算可将窄带干扰扩展到DS

直接序列扩频通信可以有效地抵抗来自信道中的窄带干扰。在一个直扩通信系统中,扩频是通过伪噪声序列(PN)对发送的信息数据进行调制来实现的。在接收端,原伪噪声序列和所收信号的相关运算可将窄带干扰扩展到DS信号的整个频带,使干扰等效为幅度较低频谱较平坦的噪声;同时,将DS信号解扩,恢复原始信息数据。 ...
https://www.eeworm.com/dl/652/164266.html
下载: 61
查看: 1118

书籍源码 数字图像矩阵数据的显示及其傅立叶变换 二维离散余弦变换的图像压缩 采用灰度变换的方法增强图像的对比度 直方图均匀化 模拟图像受高斯白噪声和椒盐噪声的影响 采用二维中值滤波

数字图像矩阵数据的显示及其傅立叶变换 二维离散余弦变换的图像压缩 采用灰度变换的方法增强图像的对比度 直方图均匀化 模拟图像受高斯白噪声和椒盐噪声的影响 采用二维中值滤波函数medfilt2对受椒盐噪声干扰的图像滤波 用MATLAB中的函数filter2对受噪声干扰的图像进行均值滤波 图像的自适应魏纳滤波 运用5种不同的 ...
https://www.eeworm.com/dl/532/170203.html
下载: 196
查看: 1768

通讯编程文档 这是用三角窗设计的FIR低通滤波器

这是用三角窗设计的FIR低通滤波器,来消除音乐信号的噪声
https://www.eeworm.com/dl/646/187402.html
下载: 182
查看: 1160

VHDL/FPGA/Verilog 在数字电路中

在数字电路中,常需要对较高频率的时钟进行分频操作,得到较低频率的时钟信号。我们知道,在硬件电路设计中时钟信号是最重要的信号之一。 下面我们介绍分频器的 VHDL 描述,在源代码中完成对时钟信号 CLK 的 2 分频, 4 分频, 8 分频, 16 分频。 这也是最简单的分频电路,只需要一个计数器即可。 ...
https://www.eeworm.com/dl/663/188453.html
下载: 114
查看: 1022