搜索结果
找到约 47,521 项符合
位置环设计 的查询结果
按分类筛选
VHDL/FPGA/Verilog 基于FPGA的全数字锁相环设计,内有设计过程和设计思想
基于FPGA的全数字锁相环设计,内有设计过程和设计思想
单片机开发 飞思卡尔智能车 开环设计 大家不妨借鉴一下。
飞思卡尔智能车 开环设计 大家不妨借鉴一下。
其他书籍 锁相环设计的英文电子书
锁相环设计的英文电子书,使用vhdl语言描述。
VHDL/FPGA/Verilog PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定
PLL是数字锁相环设计源程序,
其中, Fi是输入频率(接收数据),
Fo(Q5)是本地输出频率.
目的是从输入数据中提取时钟信号(Q5),
其频率与数据速率一致,
时钟上升沿锁定在数据的上升和下降沿上;
顶层文件是PLL.GDF
电子书籍 基于TRAC器件的锁相环设计研究.rar
锁相技术相关专辑 38册 209M基于TRAC器件的锁相环设计研究.rar
电子书籍 锁相环设计、仿真与应用(第5版) 364页 18.4M 高清.pdf
锁相技术相关专辑 38册 209M锁相环设计、仿真与应用(第5版) 364页 18.4M 高清.pdf
电子书籍 三相不平衡时的PWM整流器锁相环设计.pdf
锁相技术相关专辑 38册 209M三相不平衡时的PWM整流器锁相环设计.pdf
行业应用文档 锁相环设计、仿真与应用
锁相环设计、仿真与应用
技术资料 锁相环设计与MATLAB仿真
该文档为锁相环设计与MATLAB仿真简介资料,讲解的还不错,感兴趣的可以下载看看…………………………