搜索结果
找到约 9,194 项符合
位同步 的查询结果
按分类筛选
- 全部分类
- 学术论文 (36)
- 技术资料 (30)
- 单片机编程 (26)
- VHDL/FPGA/Verilog (9)
- VIP专区 (9)
- 教程资料 (6)
- 可编程逻辑 (5)
- 通讯/手机编程 (5)
- 单片机开发 (5)
- 通信网络 (3)
- 软件设计/软件工程 (3)
- matlab例程 (3)
- 技术书籍 (2)
- 模拟电子 (2)
- 嵌入式综合 (2)
- 测试测量 (2)
- 接口技术 (2)
- 文章/文档 (2)
- 电子书籍 (2)
- VC书籍 (2)
- 其他 (2)
- 通讯编程文档 (2)
- 中间件编程 (2)
- 嵌入式/单片机编程 (2)
- 其他书籍 (2)
- 无线通信 (2)
- 电源技术 (1)
- 传感与控制 (1)
- 开发工具 (1)
- 实用工具 (1)
- 教育系统应用 (1)
- 行业发展研究 (1)
- 系统设计方案 (1)
- 其他嵌入式/单片机内容 (1)
- DSP编程 (1)
- 电子大赛 (1)
- 书籍 (1)
- 源码 (1)
- 电路图 (1)
- 应用设计 (1)
可编程逻辑 HDB3编解码器设计
HDB3(High Density Bipolar三阶高密度双极性)码是在AMI码的基础上改进的一种双极性归零码，它除具有AMI码功率谱中无直流分量，可进行差错自检等优点外，还克服了AMI码当信息中出现连“0”码时定时提取困难的缺点，而且HDB3码频谱能量主要集中在基波频率以下，占用频带较窄，是ITU-TG.703推荐的PCM基群、二次群和 ...
其他 数字通信系统的设计及其性能和所传输的数字信号的统计特性有关。所谓 加扰技术
数字通信系统的设计及其性能和所传输的数字信号的统计特性有关。所谓 加扰技术，就是不增加多余度而扰乱信号，改变数字信号的统计特性，使其近 似于白噪声统计特性的一种技术。这种技术的基础是建立在反馈移位寄存器序 列（伪随机序列）理论之上的。解扰是加扰的逆过程，恢复原始的数字信号。 如果数字信号具有周期性，则信 ...
中间件编程 基于VHDL语言的HDB3码编译码器的设计 HDB3 码的全称是三阶高密度双极性码
基于VHDL语言的HDB3码编译码器的设计
HDB3 码的全称是三阶高密度双极性码，它是数字基带传输中的一种重要码型，具有频谱中无直流分量、能量集中、提取位同步信息方便等优点。HDB3 码是在AMI码(极性交替转换码)的基础上发展起来的，解决了AMI码在连0码过多时同步提取困难的问题 ...
VHDL/FPGA/Verilog dpll的verilog代码
dpll的verilog代码，完成数字锁相。用于时钟对准，位同步。
其他书籍 FPGAcpld结构分析 pga的EDA设计方法 fpga中的微程序设计 复杂可编程逻辑器件cpld专题讲座(Ⅴ)──cpld的应用和实现数字逻 一种使用fpga设计的DRAM控制器 用cpld器件实
FPGAcpld结构分析 pga的EDA设计方法 fpga中的微程序设计 复杂可编程逻辑器件cpld专题讲座(Ⅴ)──cpld的应用和实现数字逻 一种使用fpga设计的DRAM控制器 用cpld器件实现24位同步计数器的设计
通讯/手机编程 wcdma里面扩频所需的0号扰码源文件
wcdma里面扩频所需的0号扰码源文件，并产生S行曲线，实现超前滞后门位同步
电子大赛 2016年浙江省电子大赛F题
2016年浙江省电子大赛F题
位同步时钟提取电路
技术资料 AVR单片机SPI通信的一种抗干扰方法.
一般的通信中，硬件抗干扰措施只能尽量减小误码的概率，而不可能绝对消除误码，对于一般个别位的误码，采取适当的辅助措施后，可以不影响实用。然而，如果一次性的干扰使得通信进入不正常状态而无法恢复，那就是严重的问题，不得不特别对待。在普通单片机的同步串行通信中，从机一方完全依靠主机提供的位同步时钟来工作，没 ...
文章/文档 一种常用的同步ram芯片,16位8M. 使用该芯片和主控芯片搭成系统, 可以成为系统的文件系统
一种常用的同步ram芯片,16位8M. 使用该芯片和主控芯片搭成系统, 可以成为系统的文件系统