搜索结果
找到约 1,700 项符合
伪随机 的查询结果
按分类筛选
- 全部分类
- matlab例程 (19)
- VHDL/FPGA/Verilog (14)
- 学术论文 (8)
- 其他 (7)
- 数值算法/人工智能 (5)
- 数据结构 (4)
- 加密解密 (4)
- 通讯/手机编程 (3)
- 通讯编程文档 (3)
- 可编程逻辑 (2)
- 书籍源码 (2)
- 数学计算 (2)
- 技术资料 (2)
- 单片机编程 (1)
- 教程资料 (1)
- 通信网络 (1)
- 源码/资料 (1)
- 嵌入式/单片机编程 (1)
- 文章/文档 (1)
- 其他书籍 (1)
- 系统设计方案 (1)
- 行业发展研究 (1)
- 汇编语言 (1)
- 邮电通讯系统 (1)
- 3G开发 (1)
- 单片机开发 (1)
- VC书籍 (1)
- Linux/Unix编程 (1)
- 电子书籍 (1)
- 无线通信 (1)
- 技术教程 (1)
- 源码 (1)
- 论文 (1)
- 笔记 (1)
- VIP专区 (1)
VHDL/FPGA/Verilog 伪随机序列发生器的vhdl算法 设计一个伪随机序列发生器
伪随机序列发生器的vhdl算法
设计一个伪随机序列发生器，采用的生成多项式为1+X^3+X^7。要求具有一个RESET端和两个控制端来调整寄存器初值（程序中设定好四种非零初值可选）。
VHDL/FPGA/Verilog 基于FPGA实现的伪随机序列快速同步.rar
基于FPGA实现的伪随机序列快速同步.rar
VHDL/FPGA/Verilog vhdl的伪随机序列发射器程序
vhdl的伪随机序列发射器程序，已经过仿真，仿真正确且能够成功应用
其他 本文介绍了m伪随机序列的产生和设计原理
本文介绍了m伪随机序列的产生和设计原理，比较适合图像的加密。
matlab例程 实现产生伪随机序列的部件 —— 线性反馈移位寄存器单元。 SFlog2为扩频因子的底数为2的对数值
实现产生伪随机序列的部件 —— 线性反馈移位寄存器单元。 SFlog2为扩频因子的底数为2的对数值，cycle为PN序列的周期，其值为2^SFlog2。initial_state为移位寄存器的初始状态，generator_polynomial_coefficient为生成PN序列所需的本原多项式，对应于移位寄存器的连接向量。 ...
通讯编程文档 CDMA网络规划基础 PN码规划和邻区的规划 解释了PN码(伪随机序列)以及CDMA网络中的邻区的概念以及基本的规划方法
CDMA网络规划基础 PN码规划和邻区的规划 解释了PN码(伪随机序列)以及CDMA网络中的邻区的概念以及基本的规划方法
单片机开发 基于51单片机实现的M序列发生器（伪随机序列）
基于51单片机实现的M序列发生器（伪随机序列），在Keil编程环境下的源码
通讯编程文档 伪随机序列在扩频通信、流密码、信道编码等领域有着十分广泛的应用。文通过对伪随机m序列的编码和译码算法进行的MatLab语言仿真
伪随机序列在扩频通信、流密码、信道编码等领域有着十分广泛的应用。文通过对伪随机m序列的编码和译码算法进行的MatLab语言仿真，验证了伪随机序列码的编码和译码算法，丰富了伪随机序列的实现方法，并提供了源代码。
matlab例程 产生伪随机序列的方法
产生伪随机序列的方法，C语言编写，调试通过。
VHDL/FPGA/Verilog 精通verilog HDL语言编程源码之7——伪随机序列应用设计
精通verilog HDL语言编程源码之7——伪随机序列应用设计