搜索：传奇设置器 - 虫虫下载站

教程资料  ALLEGRO 约束规则设置步骤（以DDR 为例）

ALLEGRO 约束规则设置步骤（以DDR 为例）,同样为pdf格式方便大家下载使用

https://www.eeworm.com/dl/cadence/doc/18660.html

下载: 62

查看: 1139

教程资料  基于CPLD-FPGA的半整数分频器的设计

基于CPLD-FPGA的半整数分频器的设计，用于设计EDA

https://www.eeworm.com/dl/fpga/doc/18662.html

下载: 47

查看: 1071

教程资料  数控振荡器的频率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL语言描述

数控振荡器的频率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL语言描述，集成在一个模块中，提供VHDL源程序供大家学习和讨论。\r\n

https://www.eeworm.com/dl/fpga/doc/18672.html

下载: 85

查看: 1208

教程资料  VHDL源程序：半整数分频器电路

半整数分频器电路的VHDL源程序，供大家学习和讨论。\r\n

https://www.eeworm.com/dl/fpga/doc/18701.html

下载: 140

查看: 1140

教程资料  JTAG仿真器CPLD

JTAG仿真器CPLD

https://www.eeworm.com/dl/Protel/doc/18711.html

下载: 128

查看: 1063

教程资料  Cadence软件安装手册

在PC机上运行cadence需要先运行命令:source filename,此处filename指.cshrc,或其他具有该文件内容但名字不同的文件,该文件必须有set DISPLAY 本机IP:0.0 语句,同时应将其他雷同设置封住.可以先从工作站上下载.cshrc文件,然后用notepad修改显示设置相,不可用其他编辑器,否则文本文件格式会不一样.记住,必须将显示器设置为256 ...

https://www.eeworm.com/dl/cadence/doc/18732.html

下载: 53

查看: 1082

教程资料  利用FPGA实现的可编程综合采样器

利用FPGA实现的可编程综合采样器\r\nAProgrammableIntegratedSamplerUsingFPGA

https://www.eeworm.com/dl/fpga/doc/18770.html

下载: 30

查看: 1053

教程资料  在Allegro中等长设置的高级应用-Memory部分等长设置

在Allegro中等长设置的高级应用\r\n――Memory部分等长设置

https://www.eeworm.com/dl/cadence/doc/18778.html

下载: 178

查看: 1055

教程资料  Allegro中关于XNet的等长设置,为PDF格式

Allegro中关于XNet的等长设置,为PDF格式，方便大家下载使用

https://www.eeworm.com/dl/cadence/doc/18795.html

下载: 58

查看: 1109

教程资料  viterbi译码器的一种fpga实现

viterbi译码器的一种fpga实现.是一个cs252\r\n的project的result\r\n供大家研究用

https://www.eeworm.com/dl/fpga/doc/18797.html

下载: 151