搜索：交织器 vhdl - 虫虫下载站

VHDL/FPGA/Verilog VHDL开发环境

VHDL开发环境，四人抢答器，实现了四个人能同时抢答的功能。

https://www.eeworm.com/dl/663/452237.html

下载: 120

查看: 1047

VHDL/FPGA/Verilog vhdl 基础例程

vhdl 基础例程，比较器，有利于VHDL入门学习

https://www.eeworm.com/dl/663/460722.html

下载: 49

查看: 1028

VHDL/FPGA/Verilog 这是一个4位比较器的程序

这是一个4位比较器的程序，利用VHDL语言运用在FPGA等硬件上

https://www.eeworm.com/dl/663/463750.html

下载: 172

查看: 1082

VHDL/FPGA/Verilog 这是一个8位全加器

这是一个8位全加器，利用vhdl完成了电路的构成，

https://www.eeworm.com/dl/663/465936.html

下载: 74

查看: 1026

其他  计数器和译码器的程序

计数器和译码器的程序，基于EDA的VHDL语言

https://www.eeworm.com/dl/534/466586.html

下载: 173

查看: 1018

并行计算  四位微程序控制器的指令译码器

四位微程序控制器的指令译码器，运用VHDL语言实现。

https://www.eeworm.com/dl/694/466714.html

下载: 149

查看: 1073

VHDL/FPGA/Verilog 基于Quartus II的数控分频器的项目设计

基于Quartus II的数控分频器的项目设计，实现对时钟信号的任意进制分频，包含了项目文件和VHDL源代码

https://www.eeworm.com/dl/663/466972.html

下载: 183

查看: 1216

VHDL/FPGA/Verilog 抢答器里的基本原程序,抢答模块

抢答器里的基本原程序,抢答模块，计时器电路JSQ的VHDL源程序，译码器电路YMQ的VHDL源程序

https://www.eeworm.com/dl/663/478218.html

下载: 84

查看: 1050

VHDL/FPGA/Verilog 8位相等比较器含源代码

8位相等比较器含源代码，用VHDL语言编写，具体很高的实用性，供读者参考

https://www.eeworm.com/dl/663/480650.html

下载: 156

查看: 1044

VHDL/FPGA/Verilog 该系统利用VHDL语言、PLD设计出租车计费系统

该系统利用VHDL语言、PLD设计出租车计费系统，以MAX+PLUSⅡ软件作为开发平台，设计了出租车计费器系统程序并进行了程序仿真。使其实现计费以及预置和模拟汽车启动、停止、暂停等功能，并动态扫描显示车费数目。

https://www.eeworm.com/dl/663/483508.html

下载: 24

查看: 1051

搜索结果

按分类筛选