搜索：交织器 vhdl - 虫虫下载站

VHDL/FPGA/Verilog 数字密码引爆器顶层设计

数字密码引爆器顶层设计，VHDL结构描述程序

https://www.eeworm.com/dl/663/297967.html

下载: 188

查看: 1014

VHDL/FPGA/Verilog 该文件中是关于一些VHDL许多编程实例以及源码分析

该文件中是关于一些VHDL许多编程实例以及源码分析，希望对VHDL爱好者有用。卷2实例包括：多路彩灯控制器的设计与分析、智力抢器的设计与分析、微波炉控制器、数据采集控制系统、电梯控制器的设计与分析

https://www.eeworm.com/dl/663/298804.html

下载: 55

查看: 1052

VHDL/FPGA/Verilog 通过VHDL实现汉明码

通过VHDL实现汉明码，交织码的编码与解码，开发环境Quartus

https://www.eeworm.com/dl/663/306283.html

下载: 154

查看: 1062

VHDL/FPGA/Verilog VHDL编程风格

VHDL编程风格，在MAXplusII上的应用，包括综合器的设置，设计性能分析等

https://www.eeworm.com/dl/663/306769.html

下载: 97

查看: 1022

VHDL/FPGA/Verilog 基于VHDL语言的出租车计费系统设计

基于VHDL语言的出租车计费系统设计，在muxplus上开发实现。实现基本的出租车记费器开发

https://www.eeworm.com/dl/663/308423.html

下载: 128

查看: 1096

VHDL/FPGA/Verilog 用FPGA实现的ADC采样器

用FPGA实现的ADC采样器，用VHDL编写，8个模拟信号通道地址,8位数据输出

https://www.eeworm.com/dl/663/309313.html

下载: 94

查看: 1059

VHDL/FPGA/Verilog 编码器系统

编码器系统，实现信息的编码，完整的vhdl源代码描述

https://www.eeworm.com/dl/663/309833.html

下载: 27

查看: 1007

VHDL/FPGA/Verilog 50个VHDL常用的模块

50个VHDL常用的模块，包括计数器，译码器，编码器，锁存器等等,可供参考

https://www.eeworm.com/dl/663/312754.html

下载: 83

查看: 1025

VHDL/FPGA/Verilog 38译码器的设计

38译码器的设计，使用vhdl设计译码器，可以下载到开发板上看结果

https://www.eeworm.com/dl/663/314829.html

下载: 194

查看: 1050

VHDL/FPGA/Verilog 接收解码用VHDL语言编写程序

接收解码用VHDL语言编写程序，在EDA实验板上实现解码，要求具有以下功能：（a）将一体化红外接收解调器的输出信号解码（12个单击键、6个连续键，单击键编号为7－18，连续键编码为1－6），在EDA实验板上用七段数码管显示出来；（b）当按下遥控器1—6号连续键时，在EDA实验板上用发光二极管点亮作为连续键按下的指示，要求 ...

https://www.eeworm.com/dl/663/316813.html

下载: 21

查看: 1076

搜索结果

按分类筛选