搜索结果
找到约 20,679 项符合
交织器 vhdl 的查询结果
VHDL/FPGA/Verilog 一个关于汉字纠错码器的vhdl设计
一个关于汉字纠错码器的vhdl设计
VHDL/FPGA/Verilog VHDL编程中常用到的100个例子的源程序包括四输入多路器
VHDL编程中常用到的100个例子的源程序包括四输入多路器,信号驱动源,寄存/计数器等,使用非常方便。
技术资料 基于VHDL的导游点名器的设计
基于VHDL的导游点名器的设计这是一份非常不错的资料,欢迎下载,希望对您有帮助!
技术资料 基于VHDL的智力抢答器的设计
基于VHDL的智力抢答器的设计这是一份非常不错的资料,欢迎下载,希望对您有帮助!
技术资料 非常实用的基于VHDL的移位寄存器实验
非常实用的基于VHDL的移位寄存器实验,适合感兴趣的学习者学习,可以提高自己的能力,大家可以多交流哈
技术资料 非常实用的基于VHDL的寄存器实验
非常实用的基于VHDL的寄存器实验,适合感兴趣的学习者学习,可以提高自己的能力,大家可以多交流哈
技术资料 基于VHDL的二路选择器实验
基于VHDL的二路选择器实验,适合感兴趣的学习者学习,可以提高自己的能力,大家可以多交流哈
技术资料 基于VHDL的比较器实验
基于VHDL的比较器实验,适合感兴趣的学习者学习,可以提高自己的能力,大家可以多交流哈
技术资料 FPGA编码器4倍频VHDL程序
FPGA编码器4倍频VHDL程序 对初学FPGA有帮助。
学术论文 基于FPGA的Viterbi译码器设计与实现.rar
卷积码是广泛应用于卫星通信、无线通信等多种通信系统的信道编码方式。Viterbi算法是卷积码的最大似然译码算法,该算法译码性能好、速度快,并且硬件实现结构比较简单,是最佳的卷积码译码算法。随着可编程逻辑技术的不断发展,使用FPGA实现Viterbi译码器的设计方法逐渐成为主流。不同通信系统所选用的卷积码不同,因此设计 ...