搜索：交织器 vhdl - 虫虫下载站

VHDL/FPGA/Verilog 用FPGA实现的ADC采样器,用vhdl编写

用FPGA实现的ADC采样器,用vhdl编写，spi总线

https://www.eeworm.com/dl/663/419153.html

下载: 193

查看: 1157

DSP编程  TDS510仿真器的硬件电路和软件VHDL代码和大家共享TDS510

TDS510仿真器的硬件电路和软件VHDL代码和大家共享TDS510

https://www.eeworm.com/dl/516/420371.html

下载: 136

查看: 1040

VHDL/FPGA/Verilog 基于vhdl的分频器设计

基于vhdl的分频器设计，分频器在数字系统设计中应用频繁

https://www.eeworm.com/dl/663/421772.html

下载: 22

查看: 1076

VHDL/FPGA/Verilog 用VHDL语言实现半加器。已经通过编译和仿真

用VHDL语言实现半加器。已经通过编译和仿真

https://www.eeworm.com/dl/663/422839.html

下载: 161

查看: 1213

VHDL/FPGA/Verilog 使用Vhdl语言实现数字电路全加器功能

使用Vhdl语言实现数字电路全加器功能，算法比较简单，供初学者参考。

https://www.eeworm.com/dl/663/423848.html

下载: 110

查看: 1051

VHDL/FPGA/Verilog VHDL实现的桶型移位器

VHDL实现的桶型移位器，能在一个时钟周期实现对数据的（0－12位）算术右移

https://www.eeworm.com/dl/663/428148.html

下载: 165

查看: 1122

通讯/手机编程  移动通信系统中交织编码器的设计的源代码。

移动通信系统中交织编码器的设计的源代码。

https://www.eeworm.com/dl/527/430782.html

下载: 140

查看: 1056

VHDL/FPGA/Verilog 在 MAX+PLUS II开发环境下采用 VHDL语言设计并实现了电表抄表器讨论了系统的四个组成模块的设计和 VHDL 的实现每个模块采用 RTL 级描述整体的生成采用图形输入法通过波形

在 MAX+PLUS II开发环境下采用 VHDL语言设计并实现了电表抄表器讨论了系统的四个组成模块的设计和 VHDL 的实现每个模块采用 RTL 级描述整体的生成采用图形输入法通过波形仿真下载芯片测试完成了抄表器的功能

https://www.eeworm.com/dl/663/432981.html

下载: 196

查看: 1067

VHDL/FPGA/Verilog VHDL基础数据对象抢答器适合新手

VHDL基础数据对象抢答器适合新手

https://www.eeworm.com/dl/663/432982.html

下载: 195

查看: 1019

VHDL/FPGA/Verilog 基于VHDL的数字竞赛抢答器的设计及其仿真

基于VHDL的数字竞赛抢答器的设计及其仿真

https://www.eeworm.com/dl/663/438068.html

下载: 38

查看: 1099

搜索结果

按分类筛选