搜索结果
找到约 3,949 项符合
亚稳状态 的查询结果
VHDL/FPGA/Verilog 这个并串转换代码是依靠同步状态机来实现其控制的。其实并串转换在实际的电路中使用还是比较多的
这个并串转换代码是依靠同步状态机来实现其控制的。其实并串转换在实际的电路中使用还是比较多的，尤其在通信线路方面的复用和分解方面，原理上就是一个串并转换和并串转换的过程。举个简单的例子，计算机串口发送数据的过程，如果满足发送条件了，其实就是一个并串转换的过程了。好了，废话不说，看代码就是。
写完一看， ...
电子书籍 状态机设计.应用环境 verilog。让读者了解状态机的基本原理和应用。
状态机设计.应用环境 verilog。让读者了解状态机的基本原理和应用。
VHDL/FPGA/Verilog 三进程有限状态机的设计程序
三进程有限状态机的设计程序，内附有AD574逻辑控制真值表以及采样状态机的原理图
加密解密 维吉尼亚算法的实现
维吉尼亚算法的实现，构成
明文：每个字符惟一对应一个0~25间的数字。
密钥：一个字符串，其中每个字符同明文一样对应一个数字，代表位移值，如a 表示位移 0，b 表示位移 1，c 表示位移 2，...... ）。
加密过程：
将明文数字串依据密钥长度分段，并逐一与密钥数字串相加（模26），得到密文数字串；
最后，将密文数字串转换 ...
操作系统开发 银行家算法是从当前状态出发
银行家算法是从当前状态出发，逐个按安全序列检查各客户中谁能完成其工作，然后假定其完成工作且归还全部贷款，再进而检查下一个能完成工作的客户。如果所有客户都能完成工作，则找到一个安全序列，银行家才是安全的。
&#9830 与预防死锁的几种方法相比较，限制条件少，资源利用程度提高了。 ...
单片机开发 程序在主程序中没有连续改变小灯的状态
程序在主程序中没有连续改变小灯的状态，而在开始运行时将其关闭，延时后点亮。实验现象是一只小灯不断闪烁，这是因为程序中启动了看门狗，看门狗时间长度为1 秒，如果1 秒内没有复位看门狗的话，系统将复位。系统复位后再次开启看门狗，1 秒后复位。 ...
VC书籍 这是一个简单的用C语言实现进程五个状态的变化,各进程的状态变化都用一个函数来实现
这是一个简单的用C语言实现进程五个状态的变化,各进程的状态变化都用一个函数来实现
编译器/解释器 对基于状态转换矩阵表示的FA转换成NFA
对基于状态转换矩阵表示的FA转换成NFA，初始化数据从文件读入。
VHDL/FPGA/Verilog 讲述了状态机的相关知识
讲述了状态机的相关知识，文章为重英文，利用具体的例子讲述了VHDL中 的状态机
VHDL/FPGA/Verilog moore状态机~~~ 用vhdl语言实现
moore状态机~~~
用vhdl语言实现