搜索结果
找到约 3,949 项符合
亚稳状态 的查询结果
其他书籍 这是一份数控直流稳压电源运用的资料
这是一份数控直流稳压电源运用的资料,它采用C51单片机,以及AD/DA转换芯片构成,非常适应。
中间件编程 用过恒迅达交换机的人都知道。恒迅达交换机是需要在交换机内部运行中间程序来给脚本提供数据接口并且监控机器运行状态的。本程序即是完成以上功能!用C++开发、调用了数据库(sqlserver2000)存储过
用过恒迅达交换机的人都知道。恒迅达交换机是需要在交换机内部运行中间程序来给脚本提供数据接口并且监控机器运行状态的。本程序即是完成以上功能!用C++开发、调用了数据库(sqlserver2000)存储过程等。
支持的交换机型号是:HXD09. ...
手机短信编程 亚信java实例 移动短信接口 cmpp3.0
亚信java实例 移动短信接口 cmpp3.0
数据结构 设计模式中的状态模式(state)的程序实现
设计模式中的状态模式(state)的程序实现,用c++实现
VHDL/FPGA/Verilog 1.6个数码管动态扫描显示驱动 2.按键模式选择(时分秒)与调整控制 3.用硬件描述语言(或混合原理图)设计时、分、秒计数器模块、按键控制状态机模块、动态扫描显示驱动模块、顶层模块。要求有闹钟定闹
1.6个数码管动态扫描显示驱动
2.按键模式选择(时\分\秒)与调整控制
3.用硬件描述语言(或混合原理图)设计时、分、秒计数器模块、按键控制状态机模块、动态扫描显示驱动模块、顶层模块。要求有闹钟定闹功能,时、分定闹即可,无需时、分、秒定闹。要求使用实验箱左下角的6个动态数码管(DS6 A~DS1A)显示时、分、秒;要求模 ...
VHDL/FPGA/Verilog 1.6个数码管静态显示驱动 2.按键模式选择(时分秒)与调整控制 3.用硬件描述语言(或混合原理图)设计时、分、秒计数器模块、按键控制状态机模块、显示译码模块、顶层模块。要求使用实验箱右下角的6个
1.6个数码管静态显示驱动
2.按键模式选择(时\分\秒)与调整控制
3.用硬件描述语言(或混合原理图)设计时、分、秒计数器模块、按键控制状态机模块、显示译码模块、顶层模块。要求使用实验箱右下角的6个静态数码管(DS8C, DS7C, DS4B, DS3B, DS2B, DS1B)显示时、分、秒;要求模式按键和调整按键信号都取自经过防抖处理后的按 ...
VHDL/FPGA/Verilog 本程序(状态机)使用Verilog HDL语言编写
本程序(状态机)使用Verilog HDL语言编写,并通过QuestaSim仿真。
其他书籍 将原始的同步状态机分解为若干个能够相互通信的子状态机,提高子状态机的自循环率,进而通过异步控制子状态机,达到降低功耗的目的. 将
将原始的同步状态机分解为若干个能够相互通信的子状态机,提高子状态机的自循环率,进而通过异步控制子状态机,达到降低功耗的目的. 将
单片机开发 基于ADuC831的用于直流电机稳速控制中的PWM信号的给定
基于ADuC831的用于直流电机稳速控制中的PWM信号的给定