搜索结果
找到约 13,221 项符合
互锁电路 的查询结果
技术资料 锁相环电机稳速Protel工程电路原理图及PCB文件
锁相环电机稳速Protel工程电路原理图及PCB文件
技术资料 基于MC145170的调频锁相环收音机Protel工程电路原理图及PCB文件
基于MC145170的调频锁相环收音机Protel工程电路原理图及PCB文件
技术书籍 --基于运算放大器和模拟集成电路的电路设计-586页-57.6M.pdf
本书全面阐述以运算放大器和模拟集成电路为主要器件构成的电路原理、设计方法和实际应用。电路设计以实际器件为背景，对实现中的许多实际问题尤为关注。全书共分13章，包含三大部分。第一部分（第1-4章），以运算放大器作为理想器件介绍基本原理和应用，包括运算广大器基础、具有电阻反馈的电路和有源滤波器等。第二部分（ ...
学术论文 高频感应加热电源锁相控制技术的研究.rar
本文研究了高频感应加热电源的锁相控制技术。分别建立了定角与定时控制技术的MOSFET电压型谐振逆变器仿真模型，分析比较了两者的优缺点，从而得出了定角控制技术为较优的结论；通过理论分析与实验测量MOSFET损耗的方法对最优锁相角度的选取进行了探索；最后设计了以DSP为核心的定角锁相控制电路，并运用MATLAB软件进行了仿 ...
技术书籍 数字逻辑电路的ASIC设计.pdf.rar
书名:数字逻辑电路的ASIC设计/实用电子电路设计丛书
作者:（日）小林芳直 著，蒋民 译，赵宝瑛 校
出版社：科学出版社
原价：30.00
出版日期：2004-9-1
ISBN：9787030133960
字数：348000
页数：293
印次：
版次：1
纸张：胶版纸
开本：
商品标识：8901735
编辑推荐
-------------------------------------- ...
学术论文 FPGA内全数字延时锁相环的设计.rar
现场可编程门阵列(FPGA)的发展已经有二十多年，从最初的1200门发展到了目前数百万门至上千万门的单片FPGA芯片。现在，FPGA已广泛地应用于通信、消费类电子和车用电子类等领域，但国内市场基本上是国外品牌的天下。 在高密度FPGA中，芯片上时钟分布质量变的越来越重要，时钟延迟和时钟偏差已成为影响系统性能的重要因素。目 ...
学术论文 RS-485 总线的死锁检测与解除
针对RS-485 接口收发电路的特点，讨论RS-485 总线在Polling 和CSMA/CD 通信方式中死锁检测和解除死锁的方法。该方法同样适用于RS-422 接口。
学术论文 FPGA内嵌200MHz低噪声锁相环时钟发生器
FPGA器件在通信、消费类电子等领域应用越来越广泛，随着FPGA规模的增大、功能的加强对时钟的要求也越来越高。在FPGA中嵌入时钟发生器对解决该问题是一个不错的选择。本论文首先，描述并分析了电荷泵锁相环时钟发生器的体系结构、组成单元及各单元的非理想特性；然后讨论并分析了电荷泵锁相环的小信号特性和瞬态特性；并给出 ...
学术论文 基于FPGA的光接收机数据恢复电路
随着信息产业的不断发展,人们对数据传输速率要求越来越高,从而对数据发送端和接收端的性能都提出了更高的要求。接收机的一个重要任务就是在于克服各种非理想因素的干扰下,从接收到的被噪声污染的数据信号中提取同步信息,并进而将数据正确的恢复出来。而数据恢复电路是光纤通信和其他许多类似数字通信领域中不可或缺的关键电 ...
学术论文 应用于十万门FPGA的全数字锁相环设计
在过去的十几年间，FPGA取得了惊人的发展：集成度已达到1000万等效门、速度可达到400～500MHz。随着FPGA的集成度不断增大，在高密度FPGA中，芯片上时钟的分布质量就变得越来越重要。时钟延时和时钟相位偏移已成为影响系统性能的重要因素。现在，解决时钟延时问题主要使用时钟延时补偿电路。 为了消除FPGA芯片内的时钟延时， ...