搜索结果
找到约 1,660 项符合
二进制计数 的查询结果
按分类筛选
其他行业 计数器实验 * * 定时器1工作于16位计数模式
计数器实验 *
* 定时器1工作于16位计数模式，记录外部脉冲的个数； *
* 定时器0工作于定时模式，用于进行动态扫描显示 *
* *
* 此程序可用按键AN4来演示，但是由于按键有抖动现象，所以每按一次*
* 有可能产生多次计数脉冲 *
* ...
VHDL/FPGA/Verilog  系统设置一个两位BCD码倒计时计数器（计数脉冲1HZ）
&#61548 系统设置一个两位BCD码倒计时计数器（计数脉冲1HZ），用于记录各状态持续时间；
&#61548 因为各状态持续时间不一致，所以上述计数器应置入不同的预置数；
&#61548 倒计时计数值输出至二个数码管显示；
&#61548 程序共设置4个进程：
① 进程P1、P2和P3构成两个带有预置数功能的十进制计数器，其中P1和P3分别为个 ...
数值算法/人工智能 RMQ问题。。 不用线段树实现。 ST算法运用的是动态规划和二进制优化的思想。使得编程复杂度降低了很多很多。
RMQ问题。。 不用线段树实现。
ST算法运用的是动态规划和二进制优化的思想。使得编程复杂度降低了很多很多。
汇编语言 双字节二进制无符号数除法,双字节二进制无符号数除以单字节二进制数 汇编编写
双字节二进制无符号数除法,双字节二进制无符号数除以单字节二进制数 汇编编写
汇编语言 内存中连续存放着16个十六位二进制数
内存中连续存放着16个十六位二进制数，在原16个数的第4和第5个数之间插入00FFH，在原16个数的第8和第9个数之间插入FF00H，在原16个数的第12和第13个数之间插入55AAH， 在原16个数的最后加入AA55H。将按上述方法插入4个数后得到的20个数存入内存中。 ...
汇编语言 微机的程序~很多~如~BCD转换成二进制~加减法运算等
微机的程序~很多~如~BCD转换成二进制~加减法运算等
VHDL/FPGA/Verilog 8位加法树乘法器,实现两个8位二进制数相乘
8位加法树乘法器,实现两个8位二进制数相乘，采用verilog hdl
单片机开发 用EDA开发板实现的24小时计数时钟
用EDA开发板实现的24小时计数时钟，编程环境为MUXPLUS2.
单片机开发 MCS-51单片机实用子程序库 双字节二进制有符号数除法（补码） 双字节二进制无符号数开平方（快速） 四字节二进制无符号数开平方（快速） 单字节十六进制数转换成双字节ASCII码 A
MCS-51单片机实用子程序库
双字节二进制有符号数除法（补码）
双字节二进制无符号数开平方（快速）
四字节二进制无符号数开平方（快速）
单字节十六进制数转换成双字节ASCII码
ASCII码转换成十六进制数
单字节十六进制整数转换成单字节ＢＣＤ码整数
双字节十六进制整数转换成双字节ＢＣＤ码整数
单字节十六进制小数 ...
VHDL/FPGA/Verilog 这是一个关于篮球24秒计数的Verilog程序
这是一个关于篮球24秒计数的Verilog程序，程序中包含了开始，暂停，复位键。