搜索结果
找到约 1,660 项符合
二进制计数 的查询结果
按分类筛选
系统设计方案 1. 完成时／分／秒的依次显示并正确计数
1. 完成时／分／秒的依次显示并正确计数，利用六位数码管显示；
2. 时／分／秒各段个位满10正确进位，秒／分能做到满60向前进位，有系统时间清零功能；
3. 定时器：实现整点报时，通过扬声器发出高低报时声音；
4. 时间设置，也就是手动调时功能：当认为时钟不准确时，可以分别对分／时钟进行调整；
5. 闹钟：实现分/时闹钟 ...
matlab例程 二进制相移键控在恶劣信道环境下作为OFDM的载波调制方式的误码率对比
二进制相移键控在恶劣信道环境下作为OFDM的载波调制方式的误码率对比
VHDL/FPGA/Verilog verilog写的频率计程序的计数模块,
verilog写的频率计程序的计数模块,
文件格式 大数高精运算-----乘法 建议用二进制来完成。毕竟计算机用的是二进制运算。
大数高精运算-----乘法
建议用二进制来完成。毕竟计算机用的是二进制运算。
VHDL/FPGA/Verilog 温度码到二进制吗的转换的ｖｅｒｉｌｏｇＨＤＬ代码。
温度码到二进制吗的转换的ｖｅｒｉｌｏｇＨＤＬ代码。
汇编语言 在键盘上输入一个十进制的数字 可以转换成一个十六进制和二进制的数输出
在键盘上输入一个十进制的数字 可以转换成一个十六进制和二进制的数输出
单片机开发 设计应用接口作为16位二进制编码器的输出口
设计应用接口作为16位二进制编码器的输出口，并用该接口作为LED七段显示器的输出口,循环显示编码结果
单片机开发 一个ＤＤＳ前端的串口通讯编程的程序。可以实现分频和指定步进的计数。计到终点值就锁定频率。
一个ＤＤＳ前端的串口通讯编程的程序。可以实现分频和指定步进的计数。计到终点值就锁定频率。
VHDL/FPGA/Verilog 有实验结果,用MOSIN6编写的,是Verilog HDL语言实现的. 练习三 利用条件语句实现计数分频时序电路 实验目的： 1. 掌握条件语句在简单时序模块设计中的使用； 2. 学习在Ver
有实验结果,用MOSIN6编写的,是Verilog HDL语言实现的.
练习三 利用条件语句实现计数分频时序电路
实验目的：
1. 掌握条件语句在简单时序模块设计中的使用；
2. 学习在Verilog模块中应用计数器；
3. 学习测试模块的编写、综合和不同层次的仿真。
练习四 阻塞赋值与非阻塞赋值的区别
实验目的：
1． 通过实验，掌握阻塞赋值与 ...
Linux/Unix编程 Linux下一个可以比较二进制文件的工具xdelta3.0u的源码。
Linux下一个可以比较二进制文件的工具xdelta3.0u的源码。