搜索结果
找到约 1,660 项符合
二进制计数 的查询结果
按分类筛选
VHDL/FPGA/Verilog 本程序对输入的任意多个二进制数字进行判别（0和1的个数）
本程序对输入的任意多个二进制数字进行判别（0和1的个数）
DSP编程 DSP的配置TIMERO进行计数并产生中断,通过调用中断服务子程序,进行处理
DSP的配置TIMERO进行计数并产生中断,通过调用中断服务子程序,进行处理
VHDL/FPGA/Verilog 本文设计的数字钟具有以下特点: 1、具有时、分、秒计数显示功能
本文设计的数字钟具有以下特点:
1、具有时、分、秒计数显示功能，以二十四小时循环计时。
2、具有清零，调节小时，分钟的功能。
3、具有整点报时同时LED灯花样显示的功能。
串口编程 我大三做的通信与接口的课程设计,成绩是优,里面含有完整课程设计报告,实现了聊天,和文件传送,可传二进制文件,程序简单易懂
我大三做的通信与接口的课程设计,成绩是优,里面含有完整课程设计报告,实现了聊天,和文件传送,可传二进制文件,程序简单易懂
串口编程 skyworks 模块的二进制文可以直接下灾到该平台的模块上使用
skyworks 模块的二进制文可以直接下灾到该平台的模块上使用
VHDL/FPGA/Verilog ２ＦＳＫ２ＰＳＫ－二进制频移键控和相移键控信号发生器的源程序
２ＦＳＫ２ＰＳＫ－二进制频移键控和相移键控信号发生器的源程序，是基于ＱＵＡＲＴＵＳ ＩＩ软件平台，使用ＶＨＤＬ语言
VHDL/FPGA/Verilog (1)具有时、分、秒计数显示功能
(1)具有时、分、秒计数显示功能，小时为24进制，分钟和秒为60进制。
（2）可以根据需要设置复位、清零、置位等功能。
VHDL/FPGA/Verilog 这是一个用VHDL编的一个计数时钟的设计,程序各个模块都有,希望和大家多多交流
这是一个用VHDL编的一个计数时钟的设计,程序各个模块都有,希望和大家多多交流
VHDL/FPGA/Verilog 计费器设计中速度控制模块、里程计数模块、计费计数模块vhdl源代码
计费器设计中速度控制模块、里程计数模块、计费计数模块vhdl源代码
嵌入式/单片机编程 本代码是关于用INT0中断实现按键计数
本代码是关于用INT0中断实现按键计数，请注意调试下载。