搜索结果
找到约 1,660 项符合
二进制计数 的查询结果
按分类筛选
编辑器/阅读器 此软件支持多文档打开
此软件支持多文档打开，支持多种程序语言语法高亮度显示:Delphi,SQL,Basic,C++, Perl,Java,HTML, TCL/tk,AWK Script,Python CA-Clipper MS-DOS Patch File。多种选择模式支持,支持程序语言语法高亮度显示颜色的可视化调整，支持书签：十个书签，支持多级Undo和Redo操作，层次数可以自己设置。 支持最近文件列表，最近文件的 ...
数学计算 1024位的大整数进行相乘（N方）取模
1024位的大整数进行相乘（N方）取模，是RSA密钥算法的一部分。其中，我对十进制，二进制的高效转换部分非常满意
串口编程 两机串口通信 可以传送各种文件
两机串口通信 可以传送各种文件，包括二进制文件 可达RS-232最大速度
人工智能/神经网络 matlab编写的遗传算法
matlab编写的遗传算法，采用二进制编码，有说明文档。
单片机开发 c8051f040 t3频率方波输出
c8051f040 t3频率方波输出，T4脉冲计数，T2计时例程
人工智能/神经网络 利用遗传算法求最小值
利用遗传算法求最小值，程序中求得是表达式x1*x1+x2*x2+x3*x3再-2~2上的最小值，以及对应的x值，算法中使用二进制编码，交叉采用不同交叉和优势交叉，变异也分两种，不用变异和优势变异
VHDL/FPGA/Verilog 通过用硬件描述语言（VHDL）描述除法器
通过用硬件描述语言（VHDL）描述除法器，并进行模拟验证，加深对二进制数运算方法的理解。
设计平台：MaxPlusII
压缩文件内有详细设计报告
单片机开发 最高优先级编码器 8位相等比较器 三人表决器（三种不同的描述方式） 加法器描述 8位总线收发器：74245 （注2） 地址译码（for m68008） 多路选择器（使用select语句）
最高优先级编码器 8位相等比较器
三人表决器（三种不同的描述方式） 加法器描述
8位总线收发器：74245 （注2） 地址译码（for m68008）
多路选择器（使用select语句） LED七段译码
多路选择器（使用if－else语句） 双2－4译码器：74139
多路选择器（使用when－else语句） 二进制到BCD码转换
多路选择器 （使用case语 ...
VHDL/FPGA/Verilog 开发系统上采用的时钟信号的频率是20MHz
开发系统上采用的时钟信号的频率是20MHz，可分别设计计数器对其计数，包括计秒、分、小时、日、周、月以及年等。在每一级上显示输出，这样就构成了一个电子日历和时钟的模型。为了可以随意调整计数值，还应包含设定计数初值的电路 ...