搜索结果
找到约 25,706 项符合
二进制码 的查询结果
按分类筛选
- 全部分类
- 单片机开发 (23)
- VHDL/FPGA/Verilog (17)
- 单片机编程 (16)
- 汇编语言 (15)
- 技术资料 (11)
- 其他 (10)
- VIP专区 (9)
- matlab例程 (8)
- 学术论文 (7)
- 通讯/手机编程 (7)
- 压缩解压 (6)
- 数学计算 (5)
- 嵌入式/单片机编程 (4)
- 3G开发 (4)
- 编译器/解释器 (3)
- 文章/文档 (3)
- Java编程 (3)
- Linux/Unix编程 (3)
- 可编程逻辑 (2)
- 人工智能/神经网络 (2)
- 多国语言处理 (2)
- 系统设计方案 (2)
- 微处理器开发 (2)
- 数值算法/人工智能 (2)
- 其他嵌入式/单片机内容 (2)
- Internet/网络编程 (2)
- 并行计算 (2)
- 邮电通讯系统 (2)
- 其他书籍 (2)
- 教程资料 (1)
- 教程资料 (1)
- 无线通信 (1)
- 开发工具 (1)
- PCB相关 (1)
- 加密解密 (1)
- 串口编程 (1)
- 网络 (1)
- 数据结构 (1)
- 交通/航空行业 (1)
- 软件设计/软件工程 (1)
- 驱动编程 (1)
- VC书籍 (1)
- GPS编程 (1)
- 通讯编程文档 (1)
- 嵌入式综合 (1)
- 软件 (1)
- 论文 (1)
- 手册 (1)
单片机编程 微机原理与接口课件
微处理器及微型计算机的发展概况  第一代微处理器是以Intel公司1971年推出的4004，4040为代表的四位微处理机。      第二代微处理机（1973年~1977年），典型代表有：Intel 公司的8080、8085；Motorola公司的M6800以及Zlog公司的Z80。     第三代微处理机 第三代微机是以16位 ...
教程资料 基于FPGA的RS码译码器的设计
介绍了符合CCSDS标准的RS（255，223）码译码器的硬件实现结构。译码器采用8位并行时域译码算法，主要包括了修正后的无逆BM迭代译码算法，钱搜索算法和Forney算法。采用了三级流水线结构实现，减小了译码器的时延，提高了译码的速率，使用了VHDL语言完成译码器的设计与实现。测试表明，该译码器性能优良，适用于高速通信。
...
教程资料 FPGA DIY拨码开关实验源码下载
FPGA_DIY拨码开关实验源码
教程资料 基于CycloneIII构成的RS编码系统
本文采用Altera公司的FPGA器件Cyclone III系列EP3C10作为核心器件构成了R-S（255，223）编码系统；利用Quartus II 9.0作为硬件仿真平台，用硬件描述语言Verilog_HDL实现编程，并且通过JTAG接口与EP3C10连接。R-S（Reed-Solomon）码是一类纠错能力很强的特殊的非二进制BCH码，能应对随机性和突发性错误，广泛应用于各种通信 ...
教程资料 基于FPGA实现扩频码的捕获
通过对伪码捕获原理进行分析以及对各种捕获方法进行比较,确定一种性能好、易实现的串并混合搜索捕获方案。并给出了一个在实际系统中成功应用的捕获电路,用Modelsim对伪码捕获电路部分模块的性能进行了仿真。
教程资料 LTE标准下Turbo码编译码器的集成设计
针对固定码长Turbo码适应性差的缺点，以LTE为应用背景，提出了一种帧长可配置的Turbo编译码器的FPGA实现方案。该设计可以依据具体的信道环境和速率要求调节信息帧长，平衡译码性能和系统时延。方案采用“自顶向下”的设计思想和“自底而上”的实现方法，对 Turbo编译码系统模块化设计后优化统一，经时序仿真验证后下载配置 ...
通信网络 基于UDP协议的网络文件传输源码
VC 基于UDP协议的网络文件传输源码
通信网络 LDPC码理论分析及仿真研究
LDPC码理论分析及仿真研究
通信网络 一种降低码构造复杂度的QSTBC设计
 本文采用分圆格方法，设计了一种简化型具全分集、满速率特性的四发四收准正交空时分组码。该准正交空时分组码不仅比传统的基于星座调制技术的四发四收准正交空时码具有更大的分集增益上界，而且比已有的八发一收分圆准正交空时码在误码率和信道容量、以及中断概率等方面皆具有显著的优越性。
...
通信网络 基于ADS的接收机码元同步算法实现
在数字接收机中，为了在抽样判决时刻准确判决发送过来的码元，需要提供一个确定抽样判决时刻的定时脉冲序列。这个定时脉冲序列的重复频率必须与发送的数码脉冲序列一致（即接收、发送双方必须同步，具有相同的主频率），同时在最佳判决时刻对接收码元进行抽样判决。这样的定时脉冲序列称为码元同步。 ...