搜索结果
找到约 9,704 项符合
二倍频 的查询结果
VHDL/FPGA/Verilog KX_DVP3F型FPGA应用板/开发板（全套）包括：  CycloneII系列FPGA EP2C8Q208C8 40万们
KX_DVP3F型FPGA应用板/开发板（全套）包括：
&#61592 CycloneII系列FPGA EP2C8Q208C8 40万们，含20M-270MHz锁相环2个。
&#61592 RS232串行接口；VGA视频口
&#61592 高速SRAM 512KB。可用于语音处理，NiosII运行等。
&#61592 配置Flash EPCS2， 10万次烧写周期 。
&#61592 isp单片机T89S8253：MCS51兼容单片机，12KB在 ...
汇编语言 本例载波频率为20KHz
本例载波频率为20KHz，或载波周期为50μs。DSP晶振10MHz，内部4倍频，时钟频率为40MHz，计数周期为25ns。假设调制波频率由外部输入（1～50Hz），并转换成合适的格式（本例为Q4格式）。调制系数M为0～0.9。死区时间1.6μs。最小删除脉宽3μs。
主程序的工作是根据输入的调制波频率计算N、2N和M值。 ...
单片机开发 采样法生成三相SPWM波的开环调速控制程序载波频率为20KHz
采样法生成三相SPWM波的开环调速控制程序载波频率为20KHz，或载波周期为50μs。DSP晶振10MHz，内部4倍频，时钟频率为40MHz，计数周期为25ns。假设调制波频率由外部输入（1～50Hz），并转换成合适的格式
嵌入式/单片机编程 2007年全国大学生电子设计大赛
2007年全国大学生电子设计大赛，A题音频信号分析仪的全部源程序。
单片机为c8051f120，系统时钟倍频至96MHZ。
main.c是一个包含五级菜单的主函数。
FFT.C是进行fft变换，将时域信号变换成频域信号。
flash.c是读写片外flash存储器的程序,可以将分析结果保存,以备调用.
z7290.c是周立功7290键盘芯片的驱动程序.
FFT_xgjis.c ...
DSP编程 用TI的DSP2812来读写FLASH的C 程序
用TI的DSP2812来读写FLASH的C 程序，外围时钟为30Mhz ,经DSP5倍频后为150Mhz , 实现对flash 更快的读写, 代码已经调试通过。
VHDL/FPGA/Verilog 次代码利用verilog HDL来描述的
次代码利用verilog HDL来描述的，可以实现2倍频功能，只是频率有一点误差。
单片机开发 MSP430OSC部分
MSP430OSC部分，OSC也是430的一大特色，很有用，通过倍频，可以采用低速晶振得到高速
VHDL/FPGA/Verilog FPGA的多路可控脉冲延迟系统.docx
1  系统功能
本系统拟定对频率范围在1~50 kHz左右的TTL电平脉冲序列进行多路延迟处理。各路延迟时间分别由单片机动态设定，最大延迟时间为1 ms，最大分辨率为0.15 ns级。
3  方案实现
系统选用Actel公司的ProASIC3 A3P250芯片实现数字部分。系统时钟由外部50 MHz晶振提供，时钟引脚连接 ...
可编程逻辑 高级FPGA教学实验指导书-逻辑设计
第一章、ALTERA QUATUSII 5.0 使用介绍...................................... 3
1. 概述.................................................................. 3
2. QUATUSII 设计过程..................................................... 5
2.1. 建立工程.......................................................... ...