搜索结果
找到约 1,406 项符合
乘法器 的查询结果
按分类筛选
- 全部分类
- VHDL/FPGA/Verilog (112)
- 学术论文 (38)
- 技术资料 (26)
- 其他 (22)
- 模拟电子 (7)
- 单片机编程 (7)
- 书籍源码 (7)
- 教程资料 (6)
- 其他书籍 (6)
- 可编程逻辑 (5)
- 单片机开发 (4)
- 系统设计方案 (4)
- 数学计算 (4)
- 技术书籍 (3)
- 电子书籍 (3)
- 文章/文档 (3)
- 软件设计/软件工程 (3)
- 其他嵌入式/单片机内容 (3)
- 数据结构 (3)
- 嵌入式/单片机编程 (3)
- VHDL/Verilog/EDA源码 (3)
- 行业应用文档 (2)
- 电源技术 (2)
- 数值算法/人工智能 (2)
- 并行计算 (2)
- 通讯/手机编程 (2)
- 加密解密 (2)
- VIP专区 (2)
- 技术教程 (1)
- 测试测量 (1)
- 驱动编程 (1)
- 编译器/解释器 (1)
- GPS编程 (1)
- 人物传记/成功经验 (1)
- 电子政务应用 (1)
- 技术管理 (1)
- 中间件编程 (1)
- 文件格式 (1)
- Linux/Unix编程 (1)
- matlab例程 (1)
- 微处理器开发 (1)
- DSP编程 (1)
- 操作系统开发 (1)
- 汇编语言 (1)
- 通讯编程文档 (1)
- 其他文档 (1)
- 资料/手册 (1)
- 电子大赛 (1)
数据结构 本程序是采用数据结构的算法实现一元稀疏多项式加法器的功能
本程序是采用数据结构的算法实现一元稀疏多项式加法器的功能
VC书籍 一个用c语言写的一个矩阵加减乘的小程序。里面有具体的使用方法
一个用c语言写的一个矩阵加减乘的小程序。里面有具体的使用方法
汇编语言 最高优先级编码器 8位相等比较器 三人表决器（三种不同的描述方式） 加法器描述
最高优先级编码器 8位相等比较器
三人表决器（三种不同的描述方式） 加法器描述
软件工程 实现计算器功能 加。减。乘。除 可以激活了吧
实现计算器功能
加。减。乘。除
可以激活了吧
VHDL/FPGA/Verilog 1、 掌握VHDL的结构以及实例的编程； 2、 学会使用QuartusⅡ平台的开化； 3、 设计一个2位BCD码加法器。
1、 掌握VHDL的结构以及实例的编程；
2、 学会使用QuartusⅡ平台的开化；
3、 设计一个2位BCD码加法器。
matlab例程 1.Fisher分类算法 2.感知器算法 3.最小二乘算法 4.快速近邻算法 5.K-近邻法 6.剪辑近邻法和压缩近邻法 7.二叉决策树算法
1.Fisher分类算法
2.感知器算法
3.最小二乘算法
4.快速近邻算法
5.K-近邻法
6.剪辑近邻法和压缩近邻法
7.二叉决策树算法
VHDL/FPGA/Verilog Synopsys的DesignWare库中采用的brentkung高速加法器Verilog源代码生成,附相关文档
Synopsys的DesignWare库中采用的brentkung高速加法器Verilog源代码生成,附相关文档
汇编语言 在16位CPU环境下实现大数乘法（8位十进制数乘8位十进制数）
在16位CPU环境下实现大数乘法（8位十进制数乘8位十进制数），乘数与被乘数由键盘输入，计算结果向显示器输出。运行环境：MASM6.11，Windows XP
书籍源码 在系统辨识过程中的多步最小二乘方法,比一步最小二乘精度更高
在系统辨识过程中的多步最小二乘方法,比一步最小二乘精度更高