搜索结果
找到约 1,406 项符合
乘法器 的查询结果
按分类筛选
- 全部分类
- VHDL/FPGA/Verilog (112)
- 学术论文 (38)
- 技术资料 (26)
- 其他 (22)
- 模拟电子 (7)
- 单片机编程 (7)
- 书籍源码 (7)
- 教程资料 (6)
- 其他书籍 (6)
- 可编程逻辑 (5)
- 单片机开发 (4)
- 系统设计方案 (4)
- 数学计算 (4)
- 技术书籍 (3)
- 电子书籍 (3)
- 文章/文档 (3)
- 软件设计/软件工程 (3)
- 其他嵌入式/单片机内容 (3)
- 数据结构 (3)
- 嵌入式/单片机编程 (3)
- VHDL/Verilog/EDA源码 (3)
- 行业应用文档 (2)
- 电源技术 (2)
- 数值算法/人工智能 (2)
- 并行计算 (2)
- 通讯/手机编程 (2)
- 加密解密 (2)
- VIP专区 (2)
- 技术教程 (1)
- 测试测量 (1)
- 驱动编程 (1)
- 编译器/解释器 (1)
- GPS编程 (1)
- 人物传记/成功经验 (1)
- 电子政务应用 (1)
- 技术管理 (1)
- 中间件编程 (1)
- 文件格式 (1)
- Linux/Unix编程 (1)
- matlab例程 (1)
- 微处理器开发 (1)
- DSP编程 (1)
- 操作系统开发 (1)
- 汇编语言 (1)
- 通讯编程文档 (1)
- 其他文档 (1)
- 资料/手册 (1)
- 电子大赛 (1)
数学计算 矩阵类:可运行矩阵间的加、减、乘以及矩阵与数的点乘;可计算矩阵的转置、秩、行列式、逆;其中求解矩阵逆用到了经典的高斯算法;求解行列式以及秩运用的是消元法。
矩阵类:可运行矩阵间的加、减、乘以及矩阵与数的点乘;可计算矩阵的转置、秩、行列式、逆;其中求解矩阵逆用到了经典的高斯算法;求解行列式以及秩运用的是消元法。
数学计算 基于最小二乘原理的趋势项处理及其MATLAB的实现
基于最小二乘原理的趋势项处理及其MATLAB的实现
VHDL/FPGA/Verilog 本程序是利用两个4位二进制并行加法器通过级联方式构成一个8位加法器。
本程序是利用两个4位二进制并行加法器通过级联方式构成一个8位加法器。
matlab例程 广义最小二乘辨识的matlab实现
广义最小二乘辨识的matlab实现,运行通过
单片机开发 stc/at89c51 的4乘4行列式按键程序
stc/at89c51 的4乘4行列式按键程序,可以通过12864液晶显示按键键值。
VHDL/FPGA/Verilog 加法器的VHDL代码
加法器的VHDL代码,可以在很多地方直接应用
数学计算 实现功能: 1)具备整型数据、浮点型数据的算术(加、减、乘、除)运算功能。 依次输入第一个运算数、运算符(+
实现功能:
1)具备整型数据、浮点型数据的算术(加、减、乘、除)运算功能。
依次输入第一个运算数、运算符(+,-,*,/),第二个运算数,然后输出结果。
结果可以作为下一个运算的第一运算数。按‘C’清屏,按‘X’退出。
例如:输入:2
+
5
输出:7
2)实现单运算符表达式计算的功能。
输入的操作数可以包含整数或浮点数 ...
数学计算 几种计算阶乘、阶乘之和的算法
几种计算阶乘、阶乘之和的算法,由于计算机存储问题,一般阶乘不可能算得太大,只是一种方法。
其他 Quartus2实现的四位进制并行加法器 用VHDL语言实现
Quartus2实现的四位进制并行加法器
用VHDL语言实现
汇编语言 这是一个在汇编语言中如何实现阶乘的小程序
这是一个在汇编语言中如何实现阶乘的小程序,可完成N!及另一个字符匹配问题的小程序