搜索结果
找到约 46,311 项符合
乘法器设计 的查询结果
按分类筛选
VHDL/FPGA/Verilog 一种可以完成16位有符号／无符号二进制数乘法的乘法器。该乘法器采用了改进的Booth算法
一种可以完成16位有符号／无符号二进制数乘法的乘法器。该乘法器采用了改进的Booth算法，简化了部分积的符号扩展，采用Wallace树和超前进位加法器来进一步提高电路的运算速度。本乘法器可以作为嵌入式CPU内核的乘法单元，整个设计用VHDL语言实现。 ...
VHDL/FPGA/Verilog 这两个分别是8位乘法器的VHDL语言的实现
这两个分别是8位乘法器的VHDL语言的实现，并经过个人用QUARTUS的验证，另外一个是奔腾处理器的设计思想
书籍源码 纯组合逻辑构成的乘法器虽然工作速度比较快
纯组合逻辑构成的乘法器虽然工作速度比较快，但过于占用硬件资源，难以实现宽位乘法器，基于PLD器件外接ROM九九表的乘法器则无法构成单片系统，也不实用。这里介绍由八位加法器构成的以时序逻辑方式设计的八位乘法器，具有一定的实用价值，而且由FPGA构成实验系统后，可以很容易的用ASIC大型集成芯片来完成，性价比高，可操 ...
VHDL/FPGA/Verilog 采用加法树流水线乘法构造八位乘法器
采用加法树流水线乘法构造八位乘法器，并分析设计的性能和结果在时钟节拍上落后的影响因素。
VHDL/Verilog/EDA源码 8X8乘法器
自己编写的8x8乘法器，不同的计算部分分别设计。
模拟电子 模拟乘法器及其在运算电路中的应用
模拟乘法器在运算电路中的应用
8.6.1 乘法运算电路
8.6.2 除法运算电路
8.6.3 开方运算电路
模拟电子 8位加法器和减法器设计实习报告
8位加法器和减法器设计实习报告
教程资料 写给小白们的FPGA入门设计实验
写给小白们的FPGA入门设计实验：
1. 写在前面的话    2
2. Lab 1 ： LCD1602 字符显示设计  3
2.1. 摘要
2.2. 内容
2.3. 程序
2.4. 结果（问题，解决，体会）
3. Lab 2 ： 4 位减法、加法器设计
3.1. 摘要
3.2. 内容
3.3. 程序
...