搜索结果
找到约 46,311 项符合
乘法器设计 的查询结果
按分类筛选
VHDL/Verilog/EDA源码 查找表乘法器
查找表乘法器是将乘积直接放在存储器中，将操作数作为地址访问存储器。
VHDL/Verilog/EDA源码 布斯乘法器
booth算法通过移位运算代替某些加法运算提高乘法器的运算速度，是一种补码乘法的算法。包含乘法器模块和测试模块。
技术资料 三种高速乘法器的FPGA实现及性能比较讲解
该文档为三种高速乘法器的FPGA实现及性能比较简介资料，讲解的还不错，感兴趣的可以下载看看…………………………
技术资料 基于FPGA的快速阵列乘法器的实现
该文档为基于FPGA的快速阵列乘法器的实现详解资料，讲解的还不错，感兴趣的可以下载看看…………………………
技术资料 基于VHDL的乘法器实验（超实用）
基于VHDL的乘法器实验，适合感兴趣的学习者学习，可以提高自己的能力，大家可以多交流哈
其他 实现17位加法
实现17位加法，利用一个16位超前进位加法器和一个一位全加器构成的一个有进位输入和进位输出的17加法器，并且16位加法器利用的使四位超前进位加法器构成。它在booth乘法器设计中经常用到。可以使初学者对模块的调用了解更加透彻。 ...
技术管理 cpu设计中关于加法器
cpu设计中关于加法器，乘法器，除法器设计的ppt，希望对硬件学习的人有帮助
VHDL/FPGA/Verilog [VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][
[VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--内部三态总线][8--含清零和同步时钟使能的4位加法计数器][9--数控分频器][10--4位十进制频率计][11--译码扫描显示电路][12--用状态机实现序 ...
技术书籍 数字逻辑电路的ASIC设计.pdf.rar
书名:数字逻辑电路的ASIC设计/实用电子电路设计丛书
作者:（日）小林芳直 著，蒋民 译，赵宝瑛 校
出版社：科学出版社
原价：30.00
出版日期：2004-9-1
ISBN：9787030133960
字数：348000
页数：293
印次：
版次：1
纸张：胶版纸
开本：
商品标识：8901735
编辑推荐
-------------------------------------- ...
学术论文 基于FPGA语音识别系统设计与实现.rar
近年来，语音识别研究大部分集中在算法设计和改进等方面，而随着半导体技术的高速发展，集成电路规模的不断增大与各种研发技术水平的不断提高，新的硬件平台的推出，语音识别实现平台有了更多的选择。语音识别技术在与DSP、FPGA、ASIC等器件为平台的嵌入式系统结合后，逐渐向实用化、小型化方向发展。 本课题通过对现有各种 ...