搜索结果
找到约 46,311 项符合
乘法器设计 的查询结果
按分类筛选
VHDL/FPGA/Verilog booth 乘法器 不同于传统的算法实现
booth 乘法器 不同于传统的算法实现
VHDL/FPGA/Verilog 此代码用于实现基2的SRT除法器设计
此代码用于实现基2的SRT除法器设计，可以实现400MHz以上的32位定点无符号数除法器（除数、被除数和余数均由16位整数和16位小数组成，商由32位整数和16位小数构成,包括源代码和测试文件，可以直接仿真。
matlab例程 该模型用于搭建了一个基于时分割乘法器的电子式电能表的模型
该模型用于搭建了一个基于时分割乘法器的电子式电能表的模型
VHDL/FPGA/Verilog 使用硬件实现,效率较高的乘法器,通过FPGA验证的
使用硬件实现,效率较高的乘法器,通过FPGA验证的
VHDL/FPGA/Verilog 16位乘法器 16位乘法器 16位乘法器
16位乘法器 16位乘法器 16位乘法器
VHDL/FPGA/Verilog 高效结构的多输入浮点乘法器在FPGA上的实现
高效结构的多输入浮点乘法器在FPGA上的实现
DSP编程 八位乘法器VHDL语言实现。使用的工具的ISE7.1
八位乘法器VHDL语言实现。使用的工具的ISE7.1，实现八乘八的位相乘。
VHDL/FPGA/Verilog 用VHDL语言编写的一个乘法器校程序 是基于BOOTH算法的
用VHDL语言编写的一个乘法器校程序
是基于BOOTH算法的
其他 AD633 器件资料---------------- 四象限模拟乘法器
AD633
器件资料----------------
四象限模拟乘法器，需要的都来下吧
VHDL/FPGA/Verilog booth乘法器： 16*16有符号乘法器
booth乘法器： 16*16有符号乘法器，Booth编码，简单阵列，Ripple Carry Adder