搜索结果

找到约 16,116 项符合 不匹配 的查询结果

教程资料 VHDL设计的经验-编写VHDL代码时避免不应有的错误

VHDL设计的经验,高人手记,让你在编写VHDL代码时避免不应用的错误和修改错误。
https://www.eeworm.com/dl/fpga/doc/18090.html
下载: 150
查看: 1050

教程资料 Allegro 里面如何在端接匹配的情况下调等长线

Allegro 里面如何在端接匹配的情况下调等长线
https://www.eeworm.com/dl/cadence/doc/18799.html
下载: 34
查看: 1059

教程资料 orcad10.5总是装不上

orcad10.5总是装不上,最近找了个详细的安装说明,包括每一步的详细截图,适合想安装1.5版本的朋友使用
https://www.eeworm.com/dl/OrCAD/doc/18832.html
下载: 177
查看: 1064

教程资料 protel99se的基本不限流程

protel99se的基本不限流程,有很多很重要,但大家很少用到的工具和功能!
https://www.eeworm.com/dl/Protel/doc/18866.html
下载: 63
查看: 1050

教程资料 99se精彩教程.想不学会都难

99se精彩教程.想不学会都难
https://www.eeworm.com/dl/Protel/doc/18868.html
下载: 39
查看: 1043

模拟电子 匹配傅里叶变换快速算法及在雷达信号处理中应用

为了减小匹配傅里叶变换分析的计算量,提出了一种基于快速傅里叶变换的快速算法。根据匹配傅里叶变换的分解将积分形式转化为离散形式,推导出快速算法表达式。该算法与直接的数值离散匹配傅里叶变换算法相比较,计算量大大减少。同时给出了其在雷达信号处理中线性调频信号的检测与参数估计的应用。理论及计算机仿真结果表明 ...
https://www.eeworm.com/dl/571/20215.html
下载: 129
查看: 1087

模拟电子 时钟分相技术应用

摘要: 介绍了时钟分相技术并讨论了时钟分相技术在高速数字电路设计中的作用。 关键词: 时钟分相技术; 应用 中图分类号: TN 79  文献标识码:A   文章编号: 025820934 (2000) 0620437203 时钟是高速数字电路设计的关键技术之一, 系统时钟的性能好坏, 直接影响了整个电路的 性能。尤其现代电子系统对性能的越来越高 ...
https://www.eeworm.com/dl/571/21436.html
下载: 29
查看: 1050

PCB相关 PCB中的飞线不显示的解决方法

PCB中的飞线不显示的解决方法。
https://www.eeworm.com/dl/501/21573.html
下载: 44
查看: 1212

PCB相关 书上永远学不到的接插件知识(附电路图详解)

书上永远学不到的接插件知识(附电路图详解)
https://www.eeworm.com/dl/501/22097.html
下载: 87
查看: 1068

PCB相关 PCB布线原则

PCB 布线原则连线精简原则连线要精简,尽可能短,尽量少拐弯,力求线条简单明了,特别是在高频回路中,当然为了达到阻抗匹配而需要进行特殊延长的线就例外了,例如蛇行走线等。安全载流原则铜线的宽度应以自己所能承载的电流为基础进行设计,铜线的载流能力取决于以下因素:线宽、线厚(铜铂厚度)、允许温升等,下表给出了 ...
https://www.eeworm.com/dl/501/22299.html
下载: 50
查看: 1044