搜索结果
找到约 20,761 项符合
三稳态电路 的查询结果
其他嵌入式/单片机内容 低频数字式相位测量仪； 此系统由相位测量仪、数字式移相信号发生器和移相网络三部分组成。为使系统更加稳定
低频数字式相位测量仪；
此系统由相位测量仪、数字式移相信号发生器和移相网络三部分组成。为使系统更加稳定，使系统整体精度得以保障，本电路两块T89C52为核心控制器件分别控制相位测量、数字式移相信号发生,在数字式移相信号发生部分采用了锁相技术、CPLD等技术, 使输出波形精度大大提高，并可对频率自动校验，提高频率稳 ...
单片机开发 最高优先级编码器 8位相等比较器 三人表决器（三种不同的描述方式） 加法器描述 8位总线收发器：74245 （注2） 地址译码（for m68008） 多路选择器（使用select语句）
最高优先级编码器 8位相等比较器
三人表决器（三种不同的描述方式） 加法器描述
8位总线收发器：74245 （注2） 地址译码（for m68008）
多路选择器（使用select语句） LED七段译码
多路选择器（使用if－else语句） 双2－4译码器：74139
多路选择器（使用when－else语句） 二进制到BCD码转换
多路选择器 （使用case语 ...
其他嵌入式/单片机内容 利用TL431作大功率可调稳压电源
利用TL431作大功率可调稳压电源，里面有具体的电路，大家可以借鉴。
其他 目 录 实验 实验一：WAVE软件使用 实验二：常用指令的使用练习 实验三：循环程序 实验四：查表程序 实验五：数制转换程序 实验六 实用子程序：（编程器的使用） 实验七：中断/定时程
目 录
实验
实验一：WAVE软件使用
实验二：常用指令的使用练习
实验三：循环程序
实验四：查表程序
实验五：数制转换程序
实验六 实用子程序：（编程器的使用）
实验七：中断/定时程序
实验八：输入检测与输出显示程序
课设
一、课程设计目的和意义
二、实验电路系统的结构和使用方法
三、设计参考题目介绍和设计提示性思 ...
VHDL/FPGA/Verilog Arbiter.v verilog实现 三路请求
Arbiter.v verilog实现
三路请求，使用循环策略的仲裁器
含有看门狗电路
VHDL/FPGA/Verilog 三十个vhdl源码
三十个vhdl源码，对于刚开始学习vhdl的很有帮助，可以帮助理解数字电路
行业发展研究 飞行控制系统方案。整个系统由传感器组、飞控计算机、任务管理计算机、舵机、表决电路等主要部件和电源、外总线、通信设备、地面站等辅助设备组成。无人机、起落架、发动机、任务设备、燃油系统、环控系统等是被监控
飞行控制系统方案。整个系统由传感器组、飞控计算机、任务管理计算机、舵机、表决电路等主要部件和电源、外总线、通信设备、地面站等辅助设备组成。无人机、起落架、发动机、任务设备、燃油系统、环控系统等是被监控对象。其中，关键传感器采用相似或者非相似三余度；飞控计算机采用“主备备”式三余度飞控机算机；舵机采用 ...
单片机开发 C51单片机实现液晶秒表以及简单计算器 电路是一个51最小系统,没有采用总线方式,而简单的连线方式,上有4*4矩阵键盘,一数码管,89S51单片机,串口下载线,数码管显示锁存芯片蜂鸣器160
C51单片机实现液晶秒表以及简单计算器
电路是一个51最小系统,没有采用总线方式,而简单的连线方式,上有4*4矩阵键盘,一数码管,89S51单片机,串口下载线,数码管显示锁存芯片\蜂鸣器\1602液晶.
代码已经调试成功过,可以实现时间的调整.4*4矩阵键盘,第一排前三列是实现小时\分钟\秒的加.第二排前三列是实现小时\分钟\秒的减.当 ...
VHDL/FPGA/Verilog 用verilog设计密勒解码器 一、题目： 设计一个密勒解码器电路 二、输入信号： 1． DIN：输入数据 2． CLK：频率为2MHz的方波
用verilog设计密勒解码器
一、题目：
设计一个密勒解码器电路
二、输入信号：
1． DIN：输入数据
2． CLK：频率为2MHz的方波，占空比为50％
3． RESET：复位信号，低有效
三、输入信号说明：
输入数据为串行改进密勒码，每个码元持续时间为8μs，即16个CLK时钟；数据流是由A、B、C三种信号组成；
A：前8个时钟保持“1”， ...
单片机开发 TLC549是一种采用8位逐次逼近式工作的A/D转换器。内部包含系统时钟、采样和保持、8位A/D转换器、数据寄存器以及控制逻辑电路。TLC549每25uS重复一次“输入—转换—输出”。器件有两个控制输
TLC549是一种采用8位逐次逼近式工作的A/D转换器。内部包含系统时钟、采样和保持、8位A/D转换器、数据寄存器以及控制逻辑电路。TLC549每25uS重复一次“输入—转换—输出”。器件有两个控制输入：I/O CLOCK和片选（CS）。
内部系统时钟和I/O CLOCK可独立使用。应用电路的设计只需利用I/O时钟启动转换或读出转换结果。当CS为 ...