搜索结果
找到约 16,019 项符合
三分频 的查询结果
按分类筛选
手册 lm331频率电压转换电路详解
利用分频及放大原理对LM331的频率转换范围进行扩展的方法，设计了一种宽频频率/电压转换电路，解决了一般频率/电压转换芯片转换频率低的问题。
经验 拔河游戏机
简单设计拔河游戏机包含六个模块
1.  按键模块：定义输入输出及按键模块。
2.  按键消抖模块：给每个按键两个状态，保证按键产生的信号可以消除抖动稳定，给所定按键两个状态，一个前状态，一个后状态，当时钟时钟的脉冲沿来临时，将按键状态赋值给前状态，设置定时器，当计数计满后，前 ...
技术资料 AD7790 ADC芯片数据手册中文版
AD7790是一款适合低频测量应用的低功耗、完整模拟前端，内置一个低噪声16位Σ-Δ型ADC，一路差分输入可配置为缓冲或无缓冲模式，此外还有一个增益可设置为1、2、 4或8的数字PGA。该器件采用内部时钟工作，因此，用户不必为其提供时钟源。器件的输出数据速率可通过软件编程设置，可在9.5 Hz至120 Hz的范围内变化，更新速率较 ...
技术资料 华为FPGA设计规范 VERILOG约束 编程规范时序分析等全套资料: FPGA技巧Xilinx.p
华为FPGA设计规范 VERILOG约束 编程规范时序分析等全套资料:FPGA技巧Xilinx.pdfHuaWei Verilog 约束.rarSynplify工具使用指南(华为文档)[1].rar.rarVerilog HDL 华为入门教程.rarVerilog典型电路设计 华为.rar一种将异步时钟域转换成同步时钟域的方法.pdf华为coding style.rar华为FPGA设计流程指南.doc华为FPGA设计规范.rar ...
技术资料 IIC接口E2PROM(AT24C64) 读写VERILOG 驱动源码+仿真激励文件: module
IIC接口E2PROM(AT24C64) 读写VERILOG 驱动源码+仿真激励文件:module i2c_dri    #(      parameter   SLAVE_ADDR = 7'b1010000   ,  //EEPROM从机地址      parameter   CLK_FREQ   = 26'd50_000_000, //模块输入的时钟频率 ...
技术资料 MH1902芯片简介
MH1902芯片简介MH1902 芯片使用 SC300 安全核处理器。充分利用其卓越的架构特性、高性能和超低 的成本，在提供高性能的同时，还提供安全、节能的解决方案。 芯片内置硬件安全加密模块，支持多种加密安全算法，包括 DES、TDES、AES、RSA、 SHA、国密等主流加密算法。芯片硬件还支持多种攻击检测功能，符合金融安全设备标准。 ...
技术资料 一种基于高速超微型单片机的CCD驱动电路设计
CCD作为一种光电转换器件，由于其具有精度高、分辨率好、性能稳定等特点，目前广泛应用于图像传感和非接触式测量领域。在CCD应用技术中，最关键的两个问题是CCD驱动时序的产生和CCD输出信号的处理。对于CCD输出信号，可以根据CCD像素频率和输出信号幅值来选择合适的片外或片内模数转换器；而对于CCD驱动时序，则有几类常用 ...
技术资料 FPGA篮球计分计时器_QuartusII_verilog
功能：计分员通过按键为两支队伍计分，每支队伍个对应一个按键，积分按键每按下一次对应队伍积分增加1（两分和三分需要按下两次和三次），数码管显示本节剩余时间和24s倒计时，分别对应一个按键来重置本节剩余时间和24s倒计时。使用说明：k1 k2分别是增加两队的分数 K3：重置单节时间 k4：重置24秒违例时间 ...