搜索结果

找到约 16,019 项符合 三分频 的查询结果

VHDL/FPGA/Verilog 如何用VHDL语言对时钟进行分频以达到计数目的

如何用VHDL语言对时钟进行分频以达到计数目的
https://www.eeworm.com/dl/663/411896.html
下载: 61
查看: 1017

数值算法/人工智能 关于fpga硬件语言的任意分频算法

关于fpga硬件语言的任意分频算法,对编程很有帮助
https://www.eeworm.com/dl/518/414243.html
下载: 167
查看: 1038

VHDL/FPGA/Verilog 工程中使用的一段资源管理vhdl程序,有简单的分频代码等

工程中使用的一段资源管理vhdl程序,有简单的分频代码等,希望能给你帮助
https://www.eeworm.com/dl/663/415267.html
下载: 39
查看: 1101

嵌入式/单片机编程 fpga上实现的最小是0.5分频的任意分频器

fpga上实现的最小是0.5分频的任意分频器
https://www.eeworm.com/dl/647/418886.html
下载: 165
查看: 1040

单片机开发 本系统采用51单片机和一些用做分频器的数字芯片

本系统采用51单片机和一些用做分频器的数字芯片,用液晶显示频率值。可以精确到小数点后两位,响应时间短。
https://www.eeworm.com/dl/648/419906.html
下载: 137
查看: 1043

嵌入式/单片机编程 相位分频器源代码

相位分频器源代码,正确,测试通过
https://www.eeworm.com/dl/647/420647.html
下载: 127
查看: 1030

VHDL/FPGA/Verilog 基于vhdl的分频器设计

基于vhdl的分频器设计,分频器在数字系统设计中应用频繁
https://www.eeworm.com/dl/663/421772.html
下载: 22
查看: 1076

系统设计方案 clk4 时钟分频设计用于FPGA入门设计

clk4 时钟分频设计用于FPGA入门设计
https://www.eeworm.com/dl/678/425081.html
下载: 139
查看: 1079

单片机开发 cantor三分集的递归算法

cantor三分集的递归算法,按照三分集的生成规则表示在绘图空间中的生成关系
https://www.eeworm.com/dl/648/425766.html
下载: 70
查看: 1043

VHDL/FPGA/Verilog 对输入时钟做除以8的分频和除以4的分频功能

对输入时钟做除以8的分频和除以4的分频功能
https://www.eeworm.com/dl/663/430035.html
下载: 39
查看: 1021