找到约 10,000 条结果
www.eeworm.com
ALU设计实现，有加法减法逻辑移位以及状态转换等
2014-12-04 12:26:03
下载 154
查看 1,024
www.eeworm.com
适用于FPGA开发项目中的基础逻辑设计，基于EP1C6实现16位算术逻辑单元，支持加、减、与、或、异或等常用运算，便于理解数字电路结构和指令集原理。
2026-01-27 14:44:16
下载 3
查看 75
www.eeworm.com
ALU加法器的设计，实现带进位的加法运算！
2014-07-20 15:59:02
下载 58
查看 1,035
www.eeworm.com
这是alu32位在单片机上的编码程序，已经经过了iverilog和modulism的测试
2015-05-12 12:15:30
下载 2
查看 19
www.eeworm.com
六十四位ALU设计源代码，可实现加减，逻辑与，或等多种功能。
2015-04-09 00:49:01
下载 36
查看 1,129
www.eeworm.com
4bit ALU 利用vhdl语言编写的4位ALU
开发环境是在windows下
2015-05-04 00:53:02
下载 98
查看 1,107
www.eeworm.com
4位alu，包括加减乘除等运算功能，是可综合风格的，包括测试文件
2016-07-26 00:17:01
下载 150
查看 1,062
www.eeworm.com
用VERILOG实现ALU，实现各种算术运算，逻辑运算，移位运算等
2016-04-24 00:00:01
下载 167
查看 1,043
www.eeworm.com
DSP硕士学位论文，对DSP相关产品的开发很有帮助
2024-05-10 19:20:02
下载 8
查看 7,817
www.eeworm.com
verilog编写的alu模块
2015-03-09 20:37:01
下载 161
查看 1,146
www.eeworm.com
verilog
32-bit ALU
2013-12-18 04:41:09
下载 192
查看 1,203
www.eeworm.com
verilog code for alu in RISC processor
2017-05-27 10:32:01
下载 74
查看 1,060
www.eeworm.com
一个关于设计简单ALU的说明书，当中附有源代码，测试可行，同时效率比较高，算法也比较完善
2014-01-22 00:36:15
下载 122
查看 1,066
www.eeworm.com
4 bit ALU 设计功能仿真和门级仿真结果
2017-09-13 00:38:01
下载 24
查看 1,093
www.eeworm.com
verilog实现ALU的源代码，并提供了一个详细的测试平台！
2015-03-23 00:17:01
下载 47
查看 1,193
www.eeworm.com
VHDL实现ALU的源代码，并且提供了一个详细的testbench！
2013-11-29 00:28:01
下载 23
查看 1,117
www.eeworm.com
16位RISC CPU的ALU，使用VHDL编写
2016-05-10 10:45:01
下载 99
查看 1,291
www.eeworm.com
alu运算器vhdl代码，介绍了16中运算方法，可用于cpu的设计中
2014-01-01 20:00:09
下载 136
查看 1,124
www.eeworm.com
用veriloghdl写的alu程序，对初学者会有帮助。
2017-04-10 00:37:02
下载 117
查看 1,146
www.eeworm.com
this dsp program is about alu in blackfin processor
2017-05-16 20:41:02
下载 175
查看 1,054