找到约 2,209 条结果
www.eeworm.com
软件仿真和硬件验证表明：所设计的嵌入式MCU在各方面均达到了一定的性能指标，在Altera公司ACEX1K系列的EPlK30TCl44-3器件上的工作频率达21.88MHz。
2023-06-15 21:30:40
下载 4
查看 3,661
www.eeworm.com
该方案的主要特点是，使用基于ARM7TDMI内核的，工作主频最高可达44MHz；内置高性能的ADC和DAC模块，采样速度最高可达1MSPS，采样精度为12位；模拟信号输入通道最多可达16路，模拟信号输出通道最高可达
2023-06-19 01:50:03
下载 7
查看 3,389
www.eeworm.com
软件仿真和硬件验证表明：所设计的嵌入式MCU在各方面均达到了一定的性能指标，在Altera公司ACEX1K系列的EPlK30TCl44-3器件上的工作频率达21.88MHz。
2023-09-24 14:20:01
下载 5
查看 8,724
www.eeworm.com
软件仿真和硬件验证表明：所设计的嵌入式MCU在各方面均达到了一定的性能指标，在Altera公司ACEX1K系列的EPlK30TCl44-3器件上的工作频率达21.88MHz。
2023-09-25 04:50:01
下载 8
查看 3,341
www.eeworm.com
列车上采用诊断显示系统对列车状态信息进行在线诊断,通过实时显示向司乘人员和技术人员反映列车的当前状态,对行车状态监控和安全保障具有重要意义.现有列车诊断显示系统主板配置较高:主CPU为486DX,主频达66MHz
2023-09-25 12:50:01
下载 9
查看 5,426
www.eeworm.com
布局布线后的结果表明本文所设计的RS译码器速度至少可达60.8MHz，满足整个CMMB系统的要求。利用Altera公司的StratixII系列的FPGA芯片EP2S180F1020C3进行了验证。
2023-09-29 02:00:01
下载 8
查看 6,086
www.eeworm.com
本设计采用Xilinx Spartan3A DSP型FPGA 进行验证，配合视频输入以及输出模块，在系统时钟为50MHz的情况下，可对VGA 分辨率（640 ×480）的图像进行实时检测。
2023-09-30 16:50:02
下载 10
查看 7,941
www.eeworm.com
实验系统测试结果表明，本文所设计的滤波器硬件规模较小，是对DA设计方法的一种发展改进，改进后系统最高时钟频率达到了80MHz以上，体现了设计的实时性。
2023-10-01 02:10:01
下载 10
查看 2,933
www.eeworm.com
在设计实现PCB(印制电路板)时，从叠层设计、布局、布线、阻抗匹配等多方面解决高达100MHz的全局时钟带来的信号完整性问题，并基于IBIS模型进行了信号完整性分析及仿真。
2023-10-01 04:30:02
下载 6
查看 635
www.eeworm.com
结果表明，该编码器只占用约10％的逻辑单元，约5％的存储单元，时钟频率达到120MHz，数据吞吐率达到33Mb/s，功能上也满足编码器的要求。
2023-10-01 07:50:01
下载 7
查看 8,233
www.eeworm.com
本方案的采样率为1 GHz、采样精度12位，具体实现是采用4个采样率为250 MHz的ADC并行交替等效时间采样以达到1 GHz的采样率。
2023-10-05 04:20:01
下载 8
查看 6,261
www.eeworm.com
软件对代码进行了仿真,并在Quartus5.0软件中对其进行了综合和时序仿真,在Altera Cyclone2系列的EP2C35F672C8器件上,得到综合后所用的逻辑单元(LE)总数为672,最高时钟频率为63.37MHz
2023-10-05 13:50:01
下载 6
查看 9,361
www.eeworm.com
实现了133MHz高速PCI主机接口，支持32/64位可配置总线宽度，支持地址配置空间，具有主控DMA功能。分析并测试了FIFO深度及性能，计算了FIFO深度对层间并行运行度的影响。
2023-10-12 10:10:02
下载 2
查看 3,134
www.eeworm.com
在无线传输部分，采用挪威Nordic公司的单片射频收发器nRF403，nRF403工作在433或315MHz国际上通用的ISM频段,双工作频段可以自由切换,FSK 调制解调,采用直接数字合成DSS和锁相环稳频
2023-12-05 05:00:01
下载 5
查看 3,678
www.eeworm.com
软件对代码进行了仿真,并在Quartus5.0软件中对其进行了综合和时序仿真,在Altera Cyclone2系列的EP2C35F672C8器件上,得到综合后所用的逻辑单元(LE)总数为672,最高时钟频率为63.37MHz
2024-01-03 00:30:02
下载 10
查看 9,879
www.eeworm.com
描述了该硬件最优化的算术编码实现方案,并以Altera 20K200E FPGA为基础,在Active-HDL环境中进行了功能仿真,在Quartus Ⅱ集成开发环境下完成了综合以及后仿真,综合得到的最高工作时钟频率达45.81MHz
2024-01-03 05:20:02
下载 4
查看 2,134
www.eeworm.com
首先，请您大致讲一下4引脚封装具体是怎样的封装，采用这种封装的背景和目的是什么。首先，采用4引脚封装是为了改善SiCMOSFET的开关损耗。
2021-11-07 21:30:01
下载 1
查看 5,759
www.eeworm.com
1.1 与其他计算机语言相比较，MATLAB语言突出的特点是什么？
2022-08-12 20:30:02
下载 7
查看 4,159
www.eeworm.com
论文最后给出了系统的测量结果，并对误差进行了一定分析，结果表明，可输出步进为0.01Hz，频率范围0.01Hz～20MHz的正弦波、三角波、锯齿波、方波，或0.01Hz～20KHz的任意波。
2013-08-03 16:50:01
下载 36
查看 1,139
www.eeworm.com
MP3硬件解码器在Stratix II EP2S180器件内的资源利用率约为5％，其中组合逻辑查找表ALUT为7189个，寄存器共有4024个，系统频率可达69.6MHz，充分满足了MP3解码过程的实时性要求
2013-07-01 21:40:01
下载 146
查看 1,227