找到约 2,511 条结果
www.eeworm.com
·摘要： 介绍Xilinx公司FPGA的几种基本配置模式,在实际图像处理算法评估系统中设计了基于DSP和CPLD的配置电路,完成对系统中FPGA的在线从并行(SelectMAP)配置.减少器件数目
2023-05-26 18:40:20
下载 9
查看 2,641
www.eeworm.com
1,电究竟是什么；2，常用电器防触电措施；3，使用移动电器的安全注意事项；4与触电伤害程度有关的因素；5，触电的原因；6触电的规律；7，安全保护；8，安全电压；9触电急救；10，触电脱离电源的方法,11
2013-11-14 12:48:01
下载 110
查看 1,039
www.eeworm.com
确定了8个频点的能量后运用一系列判决门限来确定有没有DTMF信号，以及信号是什么。
2017-03-15 10:26:02
下载 170
查看 1,091
www.eeworm.com
4×4矩阵键盘识别处理,键盘处理程序的任务是：确定有无键按下，判断哪一个键按下，键的功能是什么；还要消除按键在闭合或断开时的抖动。
2017-05-21 00:13:02
下载 99
查看 1,073
www.eeworm.com
数字语音是信号的一种，我们处理数字语音信号，也就是对一种信号的处理，那信号是什么呢？
信号是传递信息的函数。离散时间信号——序列——可以用图形来表示。
2017-08-15 00:15:02
下载 190
查看 1,086
www.eeworm.com
不同的音调产生原理又是什么？而若是改变它们的音调，不知道会不会很麻烦，其电路要重新制作吗？系统会怎么修改？
2024-12-21 12:20:03
下载 7
查看 1,743
www.eeworm.com
一个幼儿教师，一个合格的幼儿教师，首先要具备的是什么？可能有人会说：是扎实的基本功，是爱。这些我都赞同，但我觉得最应该具备的是强烈的责任心，责任感，没有强烈的责任感，责任心，一切都无从谈起。
2025-05-16 03:10:01
下载 2
查看 4,893
www.eeworm.com
1.运行AD10KeyGen，点击“打开模板”，加载license.ini，如想修改注册名，只需修改：TransactorName=Your Name，其中Your
2013-11-10 00:12:01
下载 206
查看 1,354
www.eeworm.com
总线从模块设计.文中首先分析了可编程器件在PCI总线产品设计中的可行性和应用前景,接着对PCI总线协议作了一个系统的介绍,然后分析了PCI总线从模块接口电路的结构,提出了子电路模块的具体实现方案,最后在Xilinx
2013-04-24 16:38:35
下载 58
查看 1,122
www.eeworm.com
总线从模块设计.文中首先分析了可编程器件在PCI总线产品设计中的可行性和应用前景,接着对PCI总线协议作了一个系统的介绍,然后分析了PCI总线从模块接口电路的结构,提出了子电路模块的具体实现方案,最后在Xilinx
2024-02-16 02:30:01
下载 5
查看 7,941
www.eeworm.com
中获取到的ID，注意0x后面5个字符中如果有小写字母需要改为大写,如0x02dt5需要改为0x02DT5；
3.保存该文件，运行后生成一个avrsn.txt文件，在该文件中查找"AVR"，对应的序列号及License
2013-06-12 13:50:01
下载 131
查看 1,656
www.eeworm.com
NO LICENSE,
EXPRESS OR IMPLIED, BY ESTOPPEL OR OTHERWISE, TO ANY INTELLECTUAL PROPERTY RIGHTS IS GRANTED
2013-10-22 08:40:01
下载 92
查看 1,160
www.eeworm.com
Object Oriented Neural Engine: http://www.joone.org
Joone and the DTE are both released with the LGPL license
2013-12-25 06:48:07
下载 60
查看 1,116
www.eeworm.com
中获取到的ID，注意0x后面5个字符中如果有小写字母需要改为大写,如0x02dt5需要改为0x02DT5；
3.保存该文件，运行后生成一个avrsn.txt文件，在该文件中查找"AVR"，对应的序列号及License
2023-04-12 07:50:02
下载 7
查看 3,183
www.eeworm.com
摘要:提出一种基于Xilinx 公司Virtex - 5 FPGA 的高速数字下变频的实现方法，使用System Generator for DSP 软件
实现IP Core 在FPGA 中的建模，通过
2024-09-29 00:50:02
下载 1
查看 7,434
www.eeworm.com
这份详尽的中值滤波器Verilog实现代码，专为Xilinx FPGA平台设计。采用3*3模板，处理9个数据输入并输出中值，适用于图像处理和噪声抑制等场景。
2025-12-09 14:24:46
下载 2
查看 65
www.eeworm.com
结果表明,采用Xilinx Virtex24 的ISERDES 设计的多路串并转换器可以实现800 Mbit/ s 输入信号的串并转换,并且减少了设计复杂度,缩短了开发周期,能满足设计要求。
2013-11-03 08:24:01
下载 69
查看 1,147
www.eeworm.com
IP核生成文件：（Xilinx/Altera 同）
IP核生成器生成 ip 后有两个文件对我们比较有用，假设生成了一个 asyn_fifo 的核，则asyn_fifo.veo
2013-10-20 15:20:01
下载 185
查看 1,086
www.eeworm.com
结果表明,采用Xilinx Virtex24 的ISERDES 设计的多路串并转换器可以实现800 Mbit/ s 输入信号的串并转换,并且减少了设计复杂度,缩短了开发周期,能满足设计要求。
2013-11-17 19:28:01
下载 111
查看 1,087
www.eeworm.com
IP核生成文件：（Xilinx/Altera 同）
IP核生成器生成 ip 后有两个文件对我们比较有用，假设生成了一个 asyn_fifo 的核，则asyn_fifo.veo
2013-11-02 16:00:01
下载 125
查看 1,130