找到约 1,933 条结果
www.eeworm.com
设计中采用的关键技术包括：基于FPGA和IP Core的Verilog HDL设计、数据采集、数据存储、数据处理以及数据波形的实时显示。
2013-06-05 06:30:01
下载 93
查看 1,127
www.eeworm.com
整个设计全部采用硬件描述语言(HDL)实现，并且采用了分模块的设计风格，具有很好的重用性。 为了在硬件平台上验证设计，还实做了FPGA验证平台，并用C语言编写了测试程序。
2013-04-24 16:38:22
下载 133
查看 1,175
www.eeworm.com
另外，现场可编程门阵列FPGA和高效率硬件描述语言Verilog HDL的结合，大大变革了电子系统的设计方法，加速了系统的设计进程，为图像压缩系统的实现提供了硬件支持和软件保障。
2013-04-24 16:38:23
下载 60
查看 1,119
www.eeworm.com
整个设计全部采用硬件描述语言(HDL)实现，并且采用了分模块的设计风格，具有很好的重用性。 为了在硬件平台上验证设计，还实做了FPGA验证平台，并用C语言编写了测试程序。
2013-05-21 08:20:01
下载 46
查看 1,187
www.eeworm.com
针对某工程应用中的具体要求，我们以FPGA为平台，采用Verilog HDL语言对改进算法进行了硬件实现。
2013-06-18 08:50:01
下载 134
查看 1,103
www.eeworm.com
本文的所有逻辑模块均采用Verilog HDL语言进行描述设计。 本文最后对系统进行了调试。经实验验证，系统达到了图像实时采集、存储的功能，能进行正确可靠的工作。
2013-07-02 18:20:01
下载 101
查看 1,153
www.eeworm.com
另外，现场可编程门阵列FPGA和高效率硬件描述语言Verilog HDL的结合，大大变革了电子系统的设计方法，加速了系统的设计进程，为图像压缩系统的实现提供了硬件支持和软件保障。
2013-04-24 16:38:36
下载 61
查看 1,138
www.eeworm.com
这些都是一些顺
序语言的佼佼者，可是在 Verilog
HDL 语言里它们就黯然失色。
整合篇所讨论的内容不单是循环而已，整合篇的第二个重点是理想时序和物理时序
的整合。
2022-06-13 22:30:05
下载 1
查看 1,492
www.eeworm.com
另外，现场可编程门阵列FPGA和高效率硬件描述语言Verilog HDL的结合，大大变革了电子系统的设计方法，加速了系统的设计进程，为图像压缩系统的实现提供了硬件支持和软件保障。
2023-06-12 06:40:19
下载 4
查看 6,157
www.eeworm.com
整个设计全部采用硬件描述语言(HDL)实现，并且采用了分模块的设计风格，具有很好的重用性。 为了在硬件平台上验证设计，还实做了FPGA验证平台，并用C语言编写了测试程序。
2023-06-13 22:20:03
下载 10
查看 3,872
www.eeworm.com
其次,参照IEEE 802.15.3协议标准,设计了(2,1,6)卷积码Viterbi译码器,采用串行方式进行回溯译码,利用双口RAM存储路径度量和幸存信息.电路使用Verilog HDL语言进行描述,
2023-06-26 16:40:03
下载 8
查看 7,771
www.eeworm.com
作为下一代的设计验证语言，它结合了现代的设计和验证环境，通过结合Verilog语言、VHDL语言、C*+语言，以及验证平台语言和断言语言的最佳特性，将硬件描述语言（HDL）与现代的高级验证语言（HVL）
2023-09-03 16:50:01
下载 4
查看 3,985
www.eeworm.com
设计中采用的关键技术包括：基于FPGA和IP Core的Verilog HDL设计、数据采集、数据存储、数据处理以及数据波形的实时显示。
2023-09-23 22:10:01
下载 3
查看 3,415
www.eeworm.com
首先用Matlab7．1对部分模块进行了软件仿真；然后用硬件描述语言Verilog HDL在QuartusⅡ8．0环境下完成了关键模块的编写、仿真和综合，最后详细阐述了OFDMA上行链路信道估计与均衡的
2023-09-28 14:30:01
下载 6
查看 9,788
www.eeworm.com
针对这一现象，通过认真分析PROFIBUS-DP总线协议，本文设计并完成了一种通过FPGA器件，采用硬件描述语言Verilog HDL实现PROFIBUS-DP从站协议功能的方案。
2023-10-01 18:20:01
下载 9
查看 9,708
www.eeworm.com
整个设计全部采用硬件描述语言(HDL)实现，并且采用了分模块的设计风格，具有很好的重用性。 为了在硬件平台上验证设计，还实做了FPGA验证平台，并用C语言编写了测试程序。
2023-10-01 19:30:01
下载 2
查看 4,178
www.eeworm.com
针对这个问题，探讨了如何利用目前现有器件进行系统实现，提出基于FPGA的全数字设计模型，并设计了简化的两级结构同步捕获算法的系统实现方案，用Verilog HDL编写了关键逻辑电路模块。
2023-10-02 05:10:01
下载 10
查看 7,680
www.eeworm.com
本文的所有逻辑模块均采用Verilog HDL语言进行描述设计。 本文最后对系统进行了调试。经实验验证，系统达到了图像实时采集、存储的功能，能进行正确可靠的工作。
2023-10-03 02:20:02
下载 10
查看 9,451
www.eeworm.com
通过对运动控制器算法的建模，采用Verilog HDL硬件描述语言对模型进行描述，由此构建IP软核，并通过软件测试仿真验证其正确性，最后介绍了在FPGA芯片实现精插补的策略。
2023-10-03 03:00:01
下载 5
查看 6,131
www.eeworm.com
同步方案以QuartusⅡ 6.0作为软件平台，通过Vcrilog HDL编程以及调用Altera公司提供的IP Core加以实现。
2023-10-04 05:30:01
下载 9
查看 5,575