找到约 1,933 条结果
www.eeworm.com
因为抽象父类Connector类的静态方法getInstance()具体判断当前操作系统是什么平台，采用简单的工厂模式，返回相应平台的子类对象，如OSXConnector.
2014-11-28 00:14:02
下载 72
查看 1,122
www.eeworm.com
设计采用基－2按时间抽取算法，以XILINX公司提供的ISE6.1为软件平台，利用Verilog HDL描述的方式实现了512点16bits复数块浮点结构的FFT系统，并以FPGA芯片VirtexⅡXC2V1000
2013-04-24 16:38:23
下载 169
查看 1,115
www.eeworm.com
最后，在Quartus Ⅱ 6.0平台上，完成模拟器中脉冲压缩等信号处理部分基于Verilog HDL 语言的软件设计及功能、时序仿真，并完成了相关硬件的设计。
2013-07-13 12:10:01
下载 145
查看 1,154
www.eeworm.com
第三部分为数字集成电路的设计工具使用教程，分别介绍了用Matlab进行系统级验证、用ModelSim和NC-Verilog进行HDL描述和仿真、用Xilinx ISE进行EPGA验证设计、用Synopsys
2022-07-16 19:20:01
下载 6
查看 1,121
www.eeworm.com
本书全面讲解了FPGA系统设计的背景知识、硬件电路设计，硬件描述语言Verilog HDL的基本语法和常用语句，FPGA的开发工具软件的使用，基于FPGA的软核嵌入式系统，FPGA设计的基本原则、技巧、
2022-09-08 17:00:02
下载 5
查看 9,515
www.eeworm.com
本书全面讲解了FPGA系统设计的背景知识、硬件电路设计，硬件描述语言Verilog HDL的基本语法和常用语句，FPGA的开发工具软件的使用，基于FPGA的软核嵌入式系统，FPGA设计的基本原则、技巧、
2022-09-08 17:10:02
下载 7
查看 1,840
www.eeworm.com
设计采用基－2按时间抽取算法，以XILINX公司提供的ISE6.1为软件平台，利用Verilog HDL描述的方式实现了512点16bits复数块浮点结构的FFT系统，并以FPGA芯片VirtexⅡXC2V1000
2023-06-13 06:10:41
下载 9
查看 3,004
www.eeworm.com
最后，在Quartus Ⅱ 6.0平台上，完成模拟器中脉冲压缩等信号处理部分基于Verilog HDL 语言的软件设计及功能、时序仿真，并完成了相关硬件的设计。
2023-10-03 15:30:01
下载 1
查看 4,163
www.eeworm.com
设计采用基－2按时间抽取算法，以XILINX公司提供的ISE6.1为软件平台，利用Verilog HDL描述的方式实现了512点16bits复数块浮点结构的FFT系统，并以FPGA芯片VirtexⅡXC2V1000
2023-10-10 06:30:01
下载 6
查看 8,808
www.eeworm.com
针对fpga，采用verilog hdl语言，实现了运动控制芯片功能，主要对矢量控制算法，速度和位置采样模块，电流采样模块，空间矢量脉宽调制模块和pi控制算法的数字结构进行了研究。
2023-12-14 08:10:01
下载 9
查看 7,749
www.eeworm.com
在设计逻辑分析装置硬件部分时,采用基于平台SoC设计思路和可测试性方法,结合EDA技术用自上而下的设计思想将硬件部分的采样电路、存储电路、频率生成电路、指令识别电路、触发电路和控制电路等模块设计成为用Verilog HDL
2024-01-15 01:30:01
下载 4
查看 555
www.eeworm.com
最后，在Quartus Ⅱ 6.0平台上，完成模拟器中脉冲压缩等信号处理部分基于Verilog HDL 语言的软件设计及功能、时序仿真，并完成了相关硬件的设计。
2024-03-31 18:30:02
下载 2
查看 5,964
www.eeworm.com
131KB2019-11-13 16:37
华为FPGA设计流程指南
-2019-11-13 16:37
Verilog典型电路设计 华为.pdf
310KB2019-11-13 16:37
Verilog HDL
2021-01-22 17:36:49
www.eeworm.com
系统的软件设计采用Verilog HDL语言编程，在Xilinx ISE软件开发平台上完成编译和综合，并选用ModelSim SE 6.0完成了波形仿真。
2022-06-18 06:20:01
下载 2
查看 608
www.eeworm.com
体视摄像显示系统是基于双目立体视觉的原理，采用视频解码芯片ADV7402实现多种视频格式的输入；采用LFXP6C-3P208芯片及利用Verilog HDL语言编程，实现双路视频的采样、合成及处理。
2013-05-30 13:20:01
下载 193
查看 1,110
www.eeworm.com
设计流程经过规划，能够快速适应可参数赋值接口的设计更改，其工作环境包括来自MathWorks的MATLAB和 Simulink，以及Altera的DSP Builder高级模块库，支持FPGA设计人员比传统HDL
2014-12-28 10:55:02
下载 82
查看 1,131
www.eeworm.com
设计流程经过规划，能够快速适应可参数赋值接口的设计更改，其工作环境包括来自MathWorks的MATLAB和 Simulink，以及Altera的DSP Builder高级模块库，支持FPGA设计人员比传统HDL
2015-01-01 10:57:01
下载 68
查看 1,094
www.eeworm.com
最后对该结构采用Verilog HDL编码实现，并在Quartus II 5.0 平台上成功的进行仿真。
2023-06-16 04:10:12
下载 2
查看 6,797
www.eeworm.com
System Verilog 结合了来自Verilog、VH DL、C++的概念，以及验证平台语言和断言语言，将硬件描述语言HDL与现代的高层级验证语言HVL结合了起来，使原本繁琐费的验证工作变得相对简单易行
2023-09-03 01:10:01
下载 8
查看 4,234
www.eeworm.com
适配层AAL2和AAL5的适配方式和结构、UTOPIA接口、Ethernet MAC以及GMII接口的处理流程，同时对在通信领域有着广泛应用的CRC校验码做了简单介绍并给出了并行实现的verilog HDL
2023-09-30 12:50:01
下载 10
查看 6,511