找到约 4,874 条结果
www.eeworm.com
this program is written in java and if given the host name it will give u its ip address.....it has
this program is written in java and if given the host name it will give u its ip address.....it has a
www.eeworm.com
移动电源模块IP5306（包含原理图及PCB）
IP5306移动电源模块电路设计，输入TYPE C接口，适配器 5V 2A
原理图：
www.eeworm.com
XILINX+FPGA片上嵌入式系统的用户IP开发.
本书针对基于FPGA片上系统开发的核心，用户IP的开发，并结合XILINX的嵌入式开发工具EDK，详细讲解了怎么去开发和调试客户自己的用户硬件外设（用户IP），使得开发者可以很快地熟练使用
www.eeworm.com
基于FPGA的仿真系统数据采集控制器IP核设计
该文档为基于FPGA的仿真系统数据采集控制器IP核设计讲解文档，是一份不错的参考资料，感兴趣的可以下载看看，，，，，，，，，，，，，，，，，
www.eeworm.com
基于FPGA的8051单片机IP核设计及应用.rar
IP核是将一些在数字电路中常用但比较复杂的功能块，设计成可修改参数的模块，让其他用户可以直接调用这些模块，这样就大大减轻了工程师的负担，避免重复劳动。
www.eeworm.com
FFT Verilog RTL 经过测试与Altera FFT IP相当的verilog代码
FFT Verilog RTL 经过测试与Altera FFT IP相当的verilog代码
www.eeworm.com
DDR2控制器IP的设计与FPGA实现.rar
论文在研究了DDR2的JEDEC标准的基础上，设计出DDR2控制器的整体架构，采用自项向下的设计方法和模块化的思想，将DDR2控制器划分为若干模块，并使用Verilog HDL语言完成DDR2控制器IP
www.eeworm.com
高性能FPGA可配置存储器的IP核设计.rar
可配置静态存储器（SRAM）模块是现场可编程门阵列（FPGA）的重要组成部分，它必须尽量满足用户不同的需要，所以要有良好的可配置性能。本文设计了一款深亚微米工艺下的4-Kb高速双端口可配置静态存储器（SRAM），它可以配置为4K×1、2K×2、1K×4、512×8和256×16五种不同的工作模式。基于不同的配置选择，该SRAM可以配置成单端口SRAM、双端口SRAM、ROM、FIFO、大规模查找表